[发明专利]可重构逻辑电路

权利要求书

1.一种可重构逻辑电路，所述可重构逻辑电路包括：

数据处理单元；

存储器，在所述存储器中存储有配置控制位的多个组合；以及

选择器单元，所述选择器单元选择性地切换存储在所述存储器中的配置控制位的所述多个组合，并且将配置控制位的所述多个组合中的所选择的一个组合提供至所述数据处理单元，以重构所述数据处理单元的处理内容。

2.根据权利要求1所述的可重构逻辑电路，其中

所述数据处理单元包括多个数据处理单元；

所述存储器包括多个存储器；并且

所述选择器单元包括多个选择器单元。

3.根据权利要求1或2所述的可重构逻辑电路，其中

通过软件来执行在所述选择器单元中的所述切换。

4.根据权利要求1或2所述的可重构逻辑电路，其中

通过硬件来执行在所述选择器单元中的所述切换。

5.根据权利要求4所述的可重构逻辑电路，其中

所述数据处理单元包括检测数据处理的终止的处理终止检测单元；并且

根据从所述处理终止检测单元提供的检测信息来执行在所述选择器单元中的所述切换。

6.根据权利要求5所述的可重构逻辑电路，所述可重构逻辑电路还包括：

重构信息存储单元，在所述重构信息存储单元中从所述处理终止检测单元提供的所述检测信息被保持为重构信息；

重构许可信息存储单元，在所述重构许可信息存储单元中保持重构许可信息；以及

重构指令单元，所述重构指令单元根据保持在所述重构信息存储单元中的信息和保持在所述重构许可信息存储单元中的信息生成选择器控制信号，并且将所述选择器控制信号提供至所述选择器单元。

7.根据权利要求6所述的可重构逻辑电路，其中

在所述存储器中至少存储用于所述数据处理单元中的第一处理的配置控制位的组合和用于所述数据处理单元中的第二处理的配置控制位的组合；

所述处理终止检测单元检测所述数据处理单元中的所述第一处理的终止，并且将用于切换到所述第二处理的设置值存储在所述重构信息存储单元中；

所述重构许可信息存储单元保持用于从所述第一处理切换到所述第二处理的设置值；

在存储在所述重构信息存储单元中的所述设置值和保持在所述重构许可信息存储单元中的所述设置值相互匹配的情况下，所述重构指令单元将所述选择器控制信号提供至所述选择器单元；并且

所述选择器单元根据所述选择器控制信号将用于所述第二处理的配置控制位的所述组合提供至所述数据处理单元。

8.根据权利要求1至7中的任一项所述的可重构逻辑电路，其中，

所述数据处理单元、所述存储器和所述选择器单元是FPGA。