[发明专利]一种等离子体装置

说明书

本发明属于半导体加工技术领域，具体涉及等离子体装置。该装置包括反应腔室和设置于其中的承载装置，还包括栅网和与栅网电连接的栅网电源，栅网设置于承载装置的上方且与反应腔室的腔室壁绝缘，用于将反应腔室隔离为等离子体产生区和等离子体工艺区；且栅网的电位小于等离子体工艺区的电位、等离子体工艺区的电位小于等离子体产生区的电位。该装置可对等离子体产生区中的电子产生减速场，有效降低到达等离子体工艺区的电子的能量，从而有效降低等离子体工艺区等离子体中的电子温度，保证稳定的等离子体源和较高的等离子体密度；该等离子体装置采用连续波产生的等离子体，能降低等离子体产生和射频源匹配控制的难度，保证较大的工艺窗口。

技术领域

本发明属于半导体加工技术领域，具体涉及一种等离子体装置。

背景技术

随着电子技术的高速发展，人们对集成电路的集成度要求越来越高，这就要求生产集成电路的企业不断提高半导体晶圆的加工能力。等离子体装置广泛地被应用于制造集成电路(IC)或MEMS器件的制造工艺中，适用于刻蚀、沉积或其他工艺的等离子体发生设备的研发对于半导体制造工艺和设施的发展来说是至关重要的。在用于半导体制造工艺的等离子体设备的研发中，最重要的因素是增大对衬底的加工能力，以便提高产率，以及执行用于制造高度集成器件工艺的能力。

目前的等离子体刻蚀设备中采用比较广泛的激发等离子体方式为电感耦合等离子体(Inductively Coupled Plasma，简称ICP)，这种方式可以在较低工作气压下获得高密度的等离子体，而且结构简单，造价低，同时可以对产生等离子体的射频源(决定等离子体密度)与基片台射频源(决定入射到晶圆上的粒子能量)独立控制，适用于金属和半导体等材料的刻蚀。目前各种类型等离子体源均在半导体工业中均有应用。

传统的等离子体设备采用的等离子体源的波形为正弦连续波，如图1所示为现有技术中电感耦合等离子体装置的结构示意图。反应腔室4内设置有用于放置晶圆5的静电卡盘6，反应腔室4上方为介质窗口9，介质窗口9上方设置有电感耦合线圈3，上电极射频电源1和上电极匹配器2通过电感耦合线圈3与静电卡盘6连接，静电卡盘6上安装晶圆5。

进入20nm以下技术节点，为了削弱短沟道效应，提升器件开关速度、减少漏电和降低功耗，集成电路工艺技术在原有的尺寸微缩技术、应变硅技术和High-K/Metal Gate(高K栅电介质/金属栅)技术基础上，器件的结构发生了重大变化，引入FinFET(Fin Field-Effect Transistor，鳍式场效晶体管)为代表的立体栅技术取代传统的平面栅技术。进入到14nm节点甚至更小的10-7nm节点后，除了仍采用FinFET结构外，还对材料进行了替代。

14nm FinFET的刻蚀对等离子体刻蚀损伤和刻蚀选择比的要求比20nm更高，刻蚀损伤的深度要小于0.5nm(传统ICP因为较高的平均电子温度，导致离子能量约为15～20eV，刻蚀损伤约3nm以上)，因此需要一种新型的低电子温度的等离子体源。

目前通常采用脉冲调制的射频放电产生等离子体，如采用脉冲调制射频电源。如图2的脉冲调制射频波形所示，在脉冲ON阶段，电子密度快速上升并到达稳定，维持等离子体放电；在脉冲OFF阶段，电子密度迅速下降，等离子体淹没不能维持放电。可见，目前利用脉冲调制射频来产生等离子体时遇到的比较大的挑战是在脉冲周期内等离子体状态不稳定，造成脉冲射频阻抗匹配非常困难；同时在等离子体湮灭期间容易形成尘埃等颗粒，对工艺过程及晶圆处理的良率有较大影响。

因此，设计一种能提供低电子温度，并能避免脉冲ON-OFF造成的不稳定性的等离子体源成为目前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术中上述不足，提供一种等离子体装置，该等离子体装置能提供较低的电子温度，且能提供稳定的等离子体源。