[发明专利]形成于全局隔离或局部隔离的衬底上的三维的锗基半导体器件有效

申请号：	201710329076.2	申请日：	2013-06-07
公开（公告）号：	CN106941079B	公开（公告）日：	2021-03-16
发明（设计）人：	A·卡佩拉尼;P·保蒂;B·E·贝蒂;A·J·派特	申请（专利权）人：	英特尔公司
主分类号：	H01L21/335	分类号：	H01L21/335;H01L21/336;H01L29/06;H01L29/10;H01L29/423;H01L29/775;H01L29/78;H01L29/786;B82Y10/00
代理公司：	永新专利商标代理有限公司 72002	代理人：	邬少俊;王英
地址：	美国加***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	形成全局隔离局部衬底三维半导体器件
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种制造集成电路结构的方法，所述方法包括：

在设置于半导体衬底之上的半导体释放层上形成三维含锗半导体结构，所述半导体释放层包括不同于所述三维含锗半导体结构的半导体材料；

通过直接在所述半导体释放层的下方形成一个或多个隔离基底而使所述三维含锗半导体结构与所述半导体衬底绝缘；并且随后

去除所述半导体释放层的一部分；

形成至少部分地包围所述三维含锗半导体结构的沟道区的栅极电极叠置体；

形成导电的接触部对，所述接触部对中的一个接触部至少部分地包围所述三维含锗半导体结构的源极区，并且所述接触部对中的另一个接触部至少部分地包围所述三维含锗半导体结构的漏极区，其中，去除所述半导体释放层的所述一部分包括去除所述源极区和所述漏极区与所述半导体衬底之间的部分，并且其中，所述一个接触部包围所述源极区且所述另一个接触部包围所述漏极区；以及

形成绝缘的间隔体对，所述间隔体对中的一个间隔体被设置在所述栅极电极与所述源极区之间，并且所述间隔体对中的另一个间隔体被设置在所述栅极电极与所述漏极区之间，其中，所述半导体释放层在所述间隔体对中的每一个间隔体下方延伸并与每一个所述间隔体直接接触。

2.根据权利要求1所述的方法，其中，形成所述栅极电极叠置体包括使用替换栅极工艺。

3.根据权利要求1所述的方法，其中，去除所述半导体释放层的所述一部分还包括去除所述沟道区与所述半导体衬底之间的部分，并且其中，所述栅极电极叠置体包围所述沟道区。

4.一种制造集成电路结构的方法，所述方法包括：

在设置于半导体衬底之上的半导体释放层上形成三维含锗半导体结构，所述半导体释放层包括不同于所述三维含锗半导体结构的半导体材料；

使所述三维含锗半导体结构与所述半导体衬底绝缘；并且随后

去除所述半导体释放层的在所述三维含锗半导体结构的源极区和漏极区与所述半导体衬底之间的部分；

形成至少部分地包围所述三维含锗半导体结构的沟道区的栅极电极叠置体；

形成导电的接触部对，所述接触部对中的一个接触部完全包围所述三维含锗半导体结构的所述源极区，并且所述接触部对中的另一个接触部完全包围所述三维含锗半导体结构的所述漏极区；以及

5.根据权利要求4所述的方法，其中，使所述三维含锗半导体结构绝缘包括在所述半导体衬底提供全局绝缘层。

6.根据权利要求4所述的方法，其中，使所述三维含锗半导体结构绝缘包括在形成一个或多个隔离基底。

7.根据权利要求4所述的方法，其中，形成所述栅极电极叠置体包括使用替换栅极工艺。