[发明专利]U形金属氧化物半导体组件及其制造方法

说明书

本申请提供了一种U形金属氧化物半导体组件及其制造方法，其中的U形金属氧化物半导体组件包括一基底、具有U形沟渠的一外延层、形成于外延层中的一P型基极区、源极和漏极、一沟渠式栅极与一栅氧化层。所述U形沟渠贯穿P型基极区，沟渠式栅极形成所述U形沟渠内，且栅氧化层位于沟渠式栅极与P型基极区之间的U形沟渠内。在所述栅氧化层中，栅氧化层与沟渠式栅极的界面具有第一p型掺杂浓度、栅氧化层与P型基极区的界面具有第二p型掺杂浓度，且所述第二p型掺杂浓度为所述第一p型掺杂浓度的100倍至10000倍。所述U形金属氧化物半导体组件具有改善的热载子射出效能。

技术领域

本发明是有关于一种金属氧化物半导体技术，且特别是有关于一种U形金属氧化物半导体(UMOS)组件及其制造方法。

背景技术

垂直的U形沟渠式功率MOSFET又称为UMOS，于低电压(小于150V)功率晶体管的应用中已越来越受到关注。目前开发出数种技术性的变型，以便在不损害崩溃电压(breakdown voltage)的情况下降低导通电阻(on-resistance)，譬如在硅基底中形成深沟渠并在沟渠侧壁植入掺质。

然而，不仅需要考虑到U形金属氧化物半导体性能，热载子射出(hot carrierinjection，HCI)可靠度也是实现设备耐用性(robustness)的关键参数。

因此，目前亟需寻求一种能降低导通电阻、不影响崩溃电压且HCI可靠度优异的U形金属氧化物半导体组件及其制造方法。

发明内容

本发明提供一种U形金属氧化物半导体组件的制造方法，能制作出热载子射出(HCI)可靠度佳的组件。

本发明另提供一种U形金属氧化物半导体组件，具有改善的HCI效能。

本发明的U形金属氧化物半导体组件的制造方法，包括在形成于一基底的第一表面上的一外延层内先形成一U形沟渠，再于U形沟渠内形成一栅氧化层，并于具有栅氧化层的U形沟渠内形成一沟渠式栅极。然后，至少在所述栅氧化层上覆盖一罩幕层，再以所述罩幕层作为阻挡罩幕，进行P型基极(P-base)植入步骤，以在外延层中植入P型掺质，并进行驱入步骤，以在外延层中形成一P型基极区。于沟渠式栅极的两侧的P型基极区内形成一源极，于基底的第二表面上形成一漏极，其中所述第二表面位在所述第一表面的相对面。

在本发明的一实施例中，形成上述栅氧化层的方法包括热氧化法。

在本发明的一实施例中，覆盖上述罩幕层的方法包括在所述外延层、栅氧化层与沟渠式栅极上涂布一第一光阻层，再图案化所述第一光阻层。

在本发明的一实施例中，上述图案化所述第一光阻层的步骤包括去除外延层的表面上的第一光阻层，并保留所述栅氧化层与所述沟渠式栅极上的第一光阻层。

在本发明的一实施例中，上述图案化所述光阻层的步骤包括去除外延层的表面上及部分沟渠式栅极上的第一光阻层，并保留所述栅氧化层上的第一光阻层。

在本发明的一实施例中，上述罩幕层的覆盖区域大于或等于所述栅氧化层的顶面。

在本发明的一实施例中，形成上述源极的步骤包括在外延层上形成露出沟渠式栅极的两侧的P型基极区的一第二光阻层，再进行N++植入步骤。

在本发明的一实施例中，在形成上述源极之后还可于源极的外侧的P型基极区内形成一P型重掺杂区，再形成至少一接触窗插塞连接P型重掺杂区与源极。

在本发明的一实施例中，形成上述源极的步骤包括对外延层直接进行N++植入步骤。

在本发明的一实施例中，在形成上述源极之后还可移除源极外侧的部分P型基极区，以形成露出源极的一侧面以及P型基极区的接触窗开口，然后于露出的P型基极区内形成一P型重掺杂区，再于接触窗开口内形成接触窗插塞。