[发明专利]半导体器件以及用于形成多个半导体器件的方法

说明书

技术领域

本发明实施方案涉及使半导体器件个体化(individualizing)的研究，特别涉及半导体器件以及用于形成多个半导体器件的方法。

背景技术

半导体晶片的半导体器件(例如，半导体管芯或半导体芯片)可能由于用于管芯分割的工艺或技术而受到各种影响。例如，可能在单个半导体器件中形成危险的毛细裂纹(critical hairline crack)。此外，单个半导体器件可能由于在管芯上研磨之后的机械切割而遭受应力和/或所制备的前侧结构的污染或损坏。薄管芯(例如在4μm至50μm之间，或者例如在 30μm至50μm的范围内，或者例如在10μm至80μm范围内，例如30 μm、50μm或60μm或薄于40μm)可能遭受毛细裂纹的风险，例如这可能会显著降低良品率并可能导致现场的电故障。

发明内容

需要提供用于形成具有较高良品率和/或降低的电故障的多个半导体器件的研究。

可以通过权利要求的主题来满足这样的需要。

一些实施方案涉及用于形成多个半导体器件的方法。该方法包括形成从半导体晶片的第一侧向表面朝向半导体晶片的第二侧向表面延伸的多个沟槽。该方法还包括用填充材料填充多个沟槽的至少一部分。该方法还包括从半导体晶片的第二侧向表面对半导体晶片进行减薄以形成减薄的半导体晶片。该方法还包括在对半导体晶片进行减薄之后，在半导体晶片的多个半导体芯片区上形成背侧金属化层结构。半导体晶片的多个半导体芯片区位于多个沟槽之间。该方法还包括在形成背侧金属化层结构之后，通过从多个沟槽中去除填充材料的至少一部分来使半导体晶片的半导体芯片区个体化以获得多个半导体器件。

一些实施方案涉及用于形成多个半导体器件的另一方法。该方法包括在从半导体晶片的第一侧向表面朝向半导体晶片的第二侧向表面延伸的多个沟槽中的沟槽的第一侧壁上和相反的第二侧壁上形成填充材料。多个沟槽中的沟槽位于半导体晶片的相邻半导体芯片区之间。在位于多个沟槽中的沟槽的第一侧壁上的填充材料与位于多个沟槽中的沟槽的第二侧壁上的填充材料之间保留有沟槽空隙。该方法还包括通过扩大多个沟槽中的沟槽的第一侧壁与多个沟槽中的沟槽的第二侧壁之间的距离来使半导体晶片的相邻半导体芯片区个体化。

一些实施方案涉及用于形成多个半导体器件的另一方法。该方法包括形成从半导体晶片的第一侧向表面朝向半导体晶片的第二侧向表面延伸的多个沟槽。该方法还包括用填充材料填充多个沟槽的至少一部分。该方法还包括通过从半导体晶片的第二侧向表面将半导体晶片的在多个沟槽的相邻沟槽之间的部分减薄至第一厚度来形成半导体晶片的多个半导体芯片区的减薄的部分。多个半导体芯片区中的每个半导体芯片区包括在形成多个半导体芯片区的多个减薄的部分之后位于半导体芯片区的边缘处的边缘部分。半导体芯片区的每个边缘部分具有第二厚度。第二厚度大于第一厚度。

一些实施方案涉及半导体器件。该半导体器件包括形成在半导体衬底的减薄的部分上的背侧金属化层结构。半导体衬底的减薄的部分具有第一厚度。该半导体器件还包括位于半导体衬底的背侧处在半导体衬底的边缘处的半导体衬底的边缘部分。半导体衬底的边缘部分具有第二厚度。第二厚度大于第一厚度。

附图说明

以下将仅通过示例的方式并且参照附图来描述装置和/或方法的一些实施方案，其中：

图1示出了用于形成多个半导体器件的方法的流程图；

图2A至图2G示出了用于形成多个半导体器件的方法的示意图；

图3A至图3G示出了用于利用蚀刻停止层结构形成多个半导体器件的方法的示意图；

图4示出了用于形成多个半导体器件的另一方法的流程图；

图5A至图5C示出了用于通过利用沟槽空隙形成多个半导体器件的方法的示意图；

图6示出了用于形成多个半导体器件的另一方法的流程图；

图7A至图7F示出了用于形成包括边缘部分的多个半导体器件的方法的示意图；

图8A至图8C示出了用于利用光刻形成多个半导体器件的方法的示意图；

图9示出了半导体器件的示意图；

图10A示出了包括具有垂直侧壁的边缘部分的半导体器件的示意图；以及

图10B示出了包括包含至少一个斜面侧壁的边缘部分的半导体器件的示意图。

具体实施方式

现在将参照附图来更全面地描述各种示例性实施方案，其中示出了一些示例性实施方案。在附图中，为了清楚起见，线、层和/或区的厚度可能被放大。