[发明专利]双优先级控制型公平仲裁器

权利要求书

1.一种双优先级控制型公平仲裁器，其特征是，由预选部分、仲裁部分、应答部分和请求传输部分组成，预选部分的输入为请求信号～req0和～req1，输出延时请求信号～r0和～r1，以及两个优先权选择信号ps_odd和ps_even；仲裁部分输入为～r0和～r1，根据ps_odd和ps_even的情况确定输出的优先权，从而输出仲裁结果信号～x0和～x1；应答部分根据上级返回的应答信号～ack以及仲裁结果～x0、～x1产生本级的应答信号～ack0和～ack1，请求传输部分功能为将～req0和～req1做与操作后形成～req继续向下一级输出，仲裁部分为两个与门AND0和AND1，以及两个或非门NR0、NR1组成的两路完全对称的结构，AND0以NR1输出的仲裁信号～x1以及延时请求信号～r0为输入，其输出与ps_odd输入到NR0，从而产生仲裁信号～x0；AND1以NR0输出的仲裁信号～x0以及延时请求信号～r1为输入，其输出与ps_even输入到NR1，从而产生仲裁信号～x1，在请求信号～req0和～req1奇数次交叠时，由于ps_odd有效而ps_even无效，NR0被强制拉低，使得～x0优先级高于～x1；而在偶数次交叠时，由于ps_even有效而ps_odd无效，NR1被强制拉低，使得～x1优先级高于～x0，这样就实现了优先级轮换的公平仲裁；预选部分中，请求信号～req0经过一个反相器形成req0，req0经过延时模块DL0后形成d_req0，d_req0再经过一个反相器和延时模块DL1后输出延时请求信号～r0；～r0与d_req0同时输入一个与非门，产生一个低电平有效的脉冲信号～c0，请求信号～req1也经过一个反相器形成req1，req1再经过延时模块DL2后形成d_req1，d_req1再经过一个反相器和延时模块DL3后输出延时请求信号～r1；～r1与d_req1同时输入一个与非门，产生一个低电平有效的脉冲信号～c1，DL0～DL3的延迟时间完全相同，均记为t_d，～c0和～c1经过一个或非门形成冲突脉冲cp，即每当～req0和～req1同时为低电平时，cp就会产生一个宽度为2t_d的高电平脉冲，cp输入到两个D触发器FD1和FD2的clk端，FD1的～Q端与D端相连，Q端输出q1；FD2的～Q端与D端相连，同时输出q2，Q端不启用，cp分别和q1、q2做与操作，形成两个优先权控制信号ps_odd和ps_even，请求信号第奇数次交叠时ps_odd有效ps_even保持无效状态，而在请求信号第偶数次交叠时ps_even有效ps_odd保持无效状态，另外，由于～r0/～r1的下降沿到ps_odd/ps_even的下降沿需要经过DL1/DL3以及至少三个逻辑门的延时作用，～r0/～r1的下降沿一定会在ps_odd/ps_even下降沿之后到来，那么只要保证t_d大于d_req0/d_req1到ps_odd/ps_even所要经过的延迟，即可保证ps_odd/ps_even的有效电平横跨～r0/～r1下降沿到来的前后。

2.如权利要求1所述的双优先级控制型公平仲裁器，其特征是，应答部分功能由两个三输入的与门构成，两个与门的输入分别为～req0、～x0、～ack以及～req1、～x1、～ack，应答部分在接到上一级返回的应答信号～ack后，将根据本级的请求信号～req0和～req1，以及仲裁结果～x0和～x1，来决定向下一级传递的应答信号～ack0或～ack1。