[发明专利]半导体装置的制造方法

说明书

[课题]本发明涉及半导体装置的制造方法。提高半导体装置的可靠性。[解决手段]准备在半导体基板SB上层叠绝缘层BX、半导体层SM和绝缘膜ZM1，在沟槽TR内埋入有元件分离区域ST的基板。通过干法蚀刻除去体区域1B的绝缘膜ZM1，然后通过干法蚀刻除去体区域1B的半导体层SM，然后通过干法蚀刻使体区域1B的绝缘层BX变得更薄。通过离子注入在SOI区域1A的半导体基板SB上形成第1半导体区域，通过离子注入在体区域1B的半导体基板SB上形成第2半导体区域。然后，通过湿法蚀刻除去SOI区域1A的绝缘膜ZM1和体区域1B的绝缘层BX。然后，在SOI区域1A的半导体层SM上形成第1晶体管，在体区域1B的半导体基板SB上形成第2晶体管。

技术领域

本发明涉及半导体装置的制造方法，涉及例如适用于使用SOI基板的半导体装置的制造技术的有效技术。

背景技术

在制造半导体装置的过程中，在半导体基板上形成元件分离区域，在由元件分离区域界定的半导体基板的活性区域，形成MISFET(金属-绝缘体-半导体场效应晶体管)等半导体元件，在半导体基板上形成多层布线结构。另外，有使用SOI基板作为半导体基板的技术。

在特开2002-9144号公报(专利文献1)、特开2004-363121号公报(专利文献2)、特开2006-222329号公报(专利文献3)和特表2007-526652号公报(专利文献4)中，记载了关于具有STI的半导体装置的技术。

现有技术文献

专利文献

专利文献1：特开2002-9144号公报

专利文献2：特开2004-363121号公报

专利文献3：特开2006-222329号公报

专利文献4：特表2007-526652号公报

发明内容

发明要解决的课题

对于使用SOI基板制造的半导体装置来说，期望提高可靠性。

其他课题和新的特征可由本说明书的描述和附图知晓。

解决课题的手段

根据一实施方式，半导体装置的制造方法包括：(a)准备具有半导体基板、上述半导体基板上的绝缘层、上述绝缘层上的半导体层、上述半导体层上的第1绝缘膜、贯通上述第1绝缘膜、上述半导体层和上述绝缘层而到达上述半导体基板的沟槽、和埋入上述沟槽内的元件分离区域的基板的工序。上述绝缘层、上述第1绝缘膜和上述元件分离区域由相同材料构成。半导体装置的制造方法还包括：(b)上述(a)工序后，形成覆盖上述基板的第1区域的上述第1绝缘膜而且露出上述基板的与上述第1区域不同的第2区域的上述第1绝缘膜的第1掩膜层的工序。半导体装置的制造方法还包括：(c)上述(b)工序后，使用上述第1掩膜层作为蚀刻掩膜，通过干法蚀刻除去上述第2区域的上述第1绝缘膜，露出上述第2区域的上述半导体层的工序。半导体装置的制造方法还包括：(d)上述(c)工序后，使用上述第1掩膜层作为蚀刻掩膜，通过干法蚀刻除去上述第2区域的上述半导体层，露出上述第2区域的上述绝缘层的工序。半导体装置的制造方法还包括：(e)上述(d)工序后，使用上述第1掩膜层作为蚀刻掩膜，干法蚀刻上述第2区域的上述绝缘层，使上述第2区域的上述绝缘层的厚度变薄的工序；(f)上述(e)工序后，除去上述第1掩膜层的工序。半导体装置的制造方法还包括：(g)上述(f)工序后，向上述第1区域的上述半导体基板离子注入杂质，形成第1半导体区域，向上述第2区域的上述半导体基板离子注入杂质，形成第2半导体区域的工序。半导体装置的制造方法还包括：(h)上述(g)工序后，通过湿法蚀刻除去上述第1区域的上述第1绝缘膜和上述第2区域的上述绝缘层，由此露出上述第1区域的上述半导体层和上述第2区域的上述半导体基板的工序。半导体装置的制造方法还包括：(i)上述(h)工序后，在上述第1区域的上述半导体层上形成第1晶体管，在上述第2区域的上述半导体基板上形成第2晶体管的工序。