[发明专利]半导体装置

说明书

相关申请的交叉引用

在2016年6月7日提交的日本专利申请No.2016-113774的包括说明书、附图和摘要的全部公开内容通过引用并入本文。

技术领域

本公开涉及半导体装置，具体涉及包括非易失性存储器的微计算机的半导体装置。

背景技术

当在写入数据的过程中在系统侧切断电源——如停电时，数据写入操作中断。通常，在存储装置中存储为文件格式的数据被存储有用于错误检测和校正的代码，其被添加到数据块中以便检测和纠正错误位，并且因此当在写入数据的过程中中断操作时，数据变成新数据与旧数据混合，且错误检测和校正代码与新数据和旧数据均不匹配，其导致错误的可能性很高。

在日本未审查专利申请公布No.2006-163753中，公开了一种在检测到电源的切断时中断与外部单元的信号传输之后，根据剩余电荷完成数据写入的方法。

当在一侧切断电源时，将其视为紧急状态，且优选地应当存储要保存的控制数据(保存数据)。

为了解决上述问题，本公开将提供能够在电源切断时存储所述保存数据的半导体装置。

其它目的和新颖特征根据本说明书和附图的描述将是显而易见的。

发明内容

根据一个实施例，一种接收电源的半导体装置包括具有能够存储数据的多个存储器元件的存储器单元、检测电源切断的电源检测电路、和在电源切断能够代替该电源而暂时供应操作电压的电容器。存储器单元包括：电压生成单元，该电压生成单元在电源切断时基于来自电容器的操作电压来生成多个写入电压；以及写入电路，写入电路基于由电压生成单元生成的写入电压来执行对多个存储器单元的保存数据的数据写入。

根据一个实施例，可以在电源切断时存储保存数据。

附图说明

图1是示出基于第一实施例的半导体装置的结构的框图。

图2A、2B和2C是用于描述存储器元件的结构和操作的视图。

图3是示出图1的闪速存储器模块4的结构的框图。

图4是用于描述基于第一实施例的电源切断时的时序的图。

图5是用于描述基于该实施例的闪速存储器模块4的疏散模式的流程的图。

图6是示出基于第二实施例的微计算机1A的结构的框图。

图7是用于描述基于第二实施例的内部电源的电源切断时的时序的图。

图8是示出基于第三实施例的微计算机1B的结构的框图。

图9是用于描述基于第三实施例的外部电源的电源切断时的时序的图。

图10是用于描述基于第四实施例的半导体装置的恢复处理的流程图。

具体实施方式

将参照附图详细描述一个实施例。相同的附图标记附着到相同的部件或对应的部分，并且不重复它们的说明。

第一实施例

<A.微计算机的结构>

(a1.整体结构)

图1是示出基于第一实施例的半导体装置的结构的框图。

参照图1，作为半导体装置的示例的微计算机(MCU)1的结构在此示出。

通过使用例如互补金属氧化物半导体(CMOS)集成电路制造技术，微计算机1形成在诸如单晶硅的一个半导体芯片中。

微计算机1包括控制器7和闪速存储器模块4。控制器7可以由中央处理单元(CPU)来实现。此外，在该示例中，控制器7包括随机存取存储器(RAM)8。控制器7包括指令控制单元和执行单元以执行指令。闪速存储器模块4被提供为非易失性存储器以用于存储数据和程序。

RAM 8存储要存储并用于工作区域的控制数据。控制器7以预定频率获得微计算机内的每个单元的控制参数，并将上述内容作为控制数据存储在RAM 8中。

微计算机1包括用于接收外部电源VDD的电源焊盘2、耦合到电源焊盘2以用于向每个单元供应外部电源的电源总线9、以及用于监视供应到电源总线9的电源的状态的电源检测电路3。

此外，微计算机1包括电容器5和开关6。

电容器5具有足以在电源切断时临时供应操作电压的能力。

开关6被提供为基于在电容器5中积聚的电荷来耦合用于向每个单元供电的路径。

根据来自控制器7的指令控制开关6。

控制器7指令闪速存储器模块4执行数据写入、数据读取、和初始化。根据来自控制器7的指令，闪速存储器模块4控制数据写入、数据读取、和初始化。

闪速存储器模块4包括存储器控制电路40、电压生成电路41、解码器群组42、和存储器垫20。