[发明专利]半导体装置

说明书

提供一种可增加半导体装置如晶体管其源极/漏极区中的掺质。半导体装置可包含第一材料的掺杂外延，其具有多个促进层埋置其中。促进层可为第二材料，且第一材料与第二材料不同。另一装置可包含晶体管的源极/漏极结构。源极/漏极结构包含掺杂的源极/漏极材料与一或多个分开的埋置促进层。方法包含成长促进层于基板的凹陷中，其中促进层实质上不含掺质。方法亦包含成长掺杂的外延层于凹陷中的促进层上。

技术领域

本发明实施例关于半导体装置，更特别关于外延的源极/漏极结构中的促进层。

背景技术

半导体集成电路产业已经历快速成长。在集成电路的演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如最小构件或线路)缩小而增加。制程尺寸缩小通常有利于增加产能并降低相关成本。上述制程尺寸缩小亦会增加集成电路的制程复杂性，集成电路制程亦需类似发展已实现上述进展。

举例来说，当半导体装置如金氧半场效晶体管的尺寸缩小至多种技术节点时，可实施应力的源极/漏极结构(如应力区)以增加载子移动率并改善装置效能。虽然形成应力区以用于集成电路装置的现有方法可符合其发展目的，但其无法完全适用于所有方面。

发明内容

本发明一实施例提供的半导体装置，包括：基板，具有凹陷形成其中；掺杂的外延形成于凹陷中，且掺杂的外延包括：多个第一材料层；以及一或多个促进层，包括第二材料，且每一促进层位于两个第一材料层之间，其中掺杂的外延中的掺质浓度自一层状物至另一层状物逐渐改变。

附图说明

图1本发明多种实施例中，形成半导体装置的方法其流程图。

图2至6一或多个实施例中，依据图1的方法制作的半导体装置于多种制作阶段中的剖视图。

图7一些实施例中，自硅磷形成的源极/漏极区中的磷浓度对深度的图表。

图8至10其他实施例中，半导体装置的剖视图。

【符号说明】

d1 深度

h1 高度差

w1 宽度

100 方法

105、110、115、120、125、130 步骤

200 半导体装置

202 基板

204 隔离结构

206 栅极介电层

208 栅极层

210 硬掩模层

212 侧壁间隔物

228 凹陷

230 源极/漏极材料

232 促进层

234 源极/漏极结构

236 盖层

238、288 被覆盖的源极/漏极结构

250、251 栅极堆叠

710 图表

720、722 线段

724 波峰值

726 波谷值

具体实施方式