[发明专利]一种高深径比孔洞的制备方法及结构有效
申请号: | 201710361221.5 | 申请日: | 2017-05-19 |
公开(公告)号: | CN107195620B | 公开(公告)日: | 2018-07-06 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L27/08 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 余明伟 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 叠层 孔洞 保形层 保形 径比 电容 掺杂 制备 半导体存储器件 硼磷硅玻璃膜 电容结构 控制效果 浓度变化 浓度差异 形貌结构 上开孔 下开孔 周边区 族元素 顶层 衬底 刻蚀 孔深 良率 两层 | ||
1.一种高深径比孔洞的制备方法,其特征在于,包括以下步骤:
在衬底上形成保形叠层;及
刻蚀所述保形叠层形成孔洞;
其中,所述保形叠层包括底层硼磷硅玻璃膜和位于所述底层硼磷硅玻璃膜之上的顶层硼磷硅玻璃膜,所述底层硼磷硅玻璃膜中三五族元素的掺杂浓度高于所述顶层硼磷硅玻璃膜;所述底层硼磷硅玻璃膜中硼的掺杂浓度为2-4wt%,磷的掺杂浓度为2-5wt%;所述顶层硼磷硅玻璃膜中硼的掺杂浓度为1-3wt%,磷的掺杂浓度为2-4wt%;以在所述孔洞的深径比大于或等于10时,使所述孔洞的底部与顶部的孔直径比为60%-100%。
2.根据权利要求1所述的高深径比孔洞的制备方法,其特征在于:相邻两保形层的三五族元素掺杂浓度增加幅度为20-100%。
3.根据权利要求1所述的高深径比孔洞的制备方法,其特征在于:所述保形叠层采用化学沉积的方法连续沉积形成;连续沉积形成所述保形叠层时,在同一个反应腔体内连续沉积。
4.根据权利要求1所述的高深径比孔洞的制备方法,其特征在于:所述底层硼磷硅玻璃膜的厚度为300-600nm,所述顶层硼磷硅玻璃膜的厚度为400-800nm。
5.一种电容器阵列结构的制备方法,其特征在于,包括以下步骤:
采用权利要求1所述的制备方法在保形叠层中形成阵列排布的多个所述孔洞;
在所述孔洞内形成电容器的下电极,所述下电极覆盖所述孔洞的侧壁及底部;
移除所述下电极周围的所述保形叠层,并在所述下电极周围填充介电材料;及
在所述介电材料上形成电容器的上电极,以制成电容器阵列结构。
6.一种半导体存储器件结构,其特征在于,包括:
衬底,包括阵列区域及包围所述阵列区域的外围区域;
电容器阵列结构,设置于所述衬底的所述阵列区域上,所述电容器阵列结构包括多个阵列排布的电容器,每一电容器包括下电极、包裹所述下电极的介电材料、以及位于所述介电材料之上的上电极,所述下电极为杯状结构,包括电极底部以及由所述电极底部向上延伸的电极侧壁,所述下电极的长径比大于或等于10;及
保形叠层,位于所述衬底的所述外围区域上;
其中,所述保形叠层包括底层硼磷硅玻璃膜和位于所述底层硼磷硅玻璃膜之上的顶层硼磷硅玻璃膜,所述底层硼磷硅玻璃膜中三五族元素的掺杂浓度高于所述顶层硼磷硅玻璃膜;所述底层硼磷硅玻璃膜中硼的掺杂浓度为2-4wt%,磷的掺杂浓度为2-5wt%;所述顶层硼磷硅玻璃膜中硼的掺杂浓度为1-3wt%,磷的掺杂浓度为2-4wt%,所述掺杂浓度的差异控制所述下电极在其长径比大于或等于10时,其底部直径与顶部开口外径的比值为60%-100%。
7.根据权利要求6所述的半导体存储器件结构,其特征在于:所述保形叠层的厚度范围为700-1400nm,用以定义所述电容器的长度。
8.根据权利要求6所述的半导体存储器件结构,其特征在于:所述电容器阵列结构的上表面和所述保形叠层的上表面为一连续表面。
9.根据权利要求8所述的半导体存储器件结构,其特征在于:所述半导体存储器件结构还包括一后段导线,形成于所述电容器阵列结构的上表面并延伸至所述保形叠层的上表面。
10.根据权利要求6-9任一项所述的半导体存储器件结构,其特征在于:相邻两保形层的相接部位的三五族元素掺杂浓度为梯度变化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710361221.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动化碳化硅除杂系统
- 下一篇:一种自动化碳化硅冶炼炉