[发明专利]一种高深径比孔洞的制备方法及结构

说明书

本发明提供一种高深径比孔洞的制备方法及结构，所述方法包括：在衬底上形成保形叠层，例如硼磷硅玻璃膜叠层；刻蚀所述保形叠层形成孔洞；其中，所述保形叠层至少包括两层具有不同掺杂浓度的保形层，位于底层的保形层中的三五族元素掺杂浓度要高于位于顶层的保形层。本发明利用保形叠层内的掺杂浓度差异改善了高深径比孔洞的形貌结构。对于半导体存储器件，本发明利用周边区的浓度变化的保形层的厚度范围与浓度范围得到了在特定电容孔深径比范围内的电容孔下开孔与上开孔的比值范围的特殊控制效果，从而可增加电容良率，改善DRAM电容结构。

技术领域

本发明涉及半导体技术领域，特别是涉及一种高深径比孔洞的制备方法及结构。

背景技术

在半导体器件制造技术中，高深径比微结构(High Aspect Ratio MicroStructures，HARMS)有广泛的应用，特别在电容孔制作的过程。高深径比微结构通常指孔深度与孔直径的比值大于2：1，宽度小于100微米的三维微结构。在高深径比微结构的应用中，通常需要制备硬掩膜来刻蚀高深径比孔洞，硬掩膜可采用硼磷硅玻璃(Boro-Phospho-Silicate-Glass，BPSG)等材料。

硼磷硅玻璃是集成电路制造中常用的介质材料，公开号为TW426913B的一篇专利文献就公开了一种由两步骤沉积制程来形成一BPSG膜层的方法及相关的设备与装置。一BPSG的保形层(conformal layer)被沉积于一基材上。一更加稳定的BPSG膜层以一较高的沉积速段被沉积在该保形层上。该方法适于用BPSG来填充高宽比至少为5.5:1的0.06微米窄的渠道。

在高深径比较大的通孔刻蚀制程中，例如深径比达到10甚至20比1时，控制刻蚀获得符合要求的尺寸及形貌变得越来越难。目前采用硬掩膜刻蚀此类高深径比的通孔，通常会出现通孔上下口孔径不一的情况，当深径比越大，下口孔径便要越小于上口孔径，下口孔径与上口孔径的比值往往小于60％，即通孔侧壁倾斜，通孔整体类似倒置的圆锥。这样的深孔形貌往往难以达到器件要求，且在后续填充孔隙的制程中，对填充良率造成很大影响。

因此，需要寻求一种能够改善这种高深径比孔洞形貌的方法。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种高深径比孔洞的制备方法及结构，用于解决现有技术中高深径比孔洞的上下开孔直径差异大等问题。

为实现上述目的及其他相关目的，本发明提供一种高深径比孔洞的制备方法，包括以下步骤：

在衬底上形成保形叠层；

刻蚀所述保形叠层形成孔洞；

其中，所述保形叠层至少包括两层具有不同掺杂浓度的保形层，位于底层的保形层的三五族元素掺杂浓度要高于位于顶层的保形层。

可选地，所述保形叠层包括两层或两层以上硼磷硅玻璃膜；自顶层至底层硼磷硅玻璃膜的硼或/及磷的掺杂浓度依次增加。

可选地，相邻两保形层的三五族元素掺杂浓度增加幅度为20-100％。

可选地，所述保形叠层采用化学沉积的方法连续沉积形成；连续沉积形成所述保形叠层时，在同一个反应腔体内连续沉积。

可选地，所述保形叠层包括底层硼磷硅玻璃膜和位于所述底层硼磷硅玻璃膜之上的顶层硼磷硅玻璃膜；其中，所述底层硼磷硅玻璃膜的厚度为300-600nm，硼的掺杂浓度为2-4wt％，磷的掺杂浓度为2-5wt％；所述顶层硼磷硅玻璃膜的厚度为400-800nm，硼的掺杂浓度为1-3wt％，磷的掺杂浓度为2-4wt％。