[发明专利]半导体制造装置及制造方法

说明书

本发明提供既可维持半导体芯片对于被搭载体的被粘接面的搭载精度，又可缩短芯片贴装所消耗的时间的半导体制造装置及半导体装置的制造方法。本发明的半导体制造装置包括：工作台，与真空发生器相连接，用于吸附具有多个半导体芯片的半导体晶片；吸附控制部，连接于所述工作台与所述真空发生器之间的连接部，控制所述工作台与所述真空发生器之间的连接；拾取部，用于拾取所述多个半导体芯片的各个；以及控制部，用于控制所述拾取部的移动和旋转，并控制所述吸附控制部，所述拾取部利用所述控制部将所述半导体芯片从所述工作台移动至支承基板上的安装位置而粘结。

技术领域

本发明涉及半导体制造装置及制造方法，尤其涉及用于实现高速的芯片贴装(dieattach)的半导体制造装置及制造方法。

背景技术

在用于从划片了的晶片中取出半导体器件并搭载于引线框架、基板等的被搭载体的芯片贴装装置中，通常，单独地取出划片了的半导体器件，相对于被搭载体进行位置对准并贴装在被搭载体的表面上。在这种芯片贴装装置(例如专利文献1及专利文献2)中，将配置在粘结层或粘结片上的半导体器件逐个地取出并粘结在被搭载体的表面，因此存在芯片贴装工序消耗时间的问题。尤其是，半导体器件的厚度越薄，则从粘结层或粘结片剥离半导体器件的时间就越长，成为缩短芯片贴装工序所消耗的时间的障碍。

(现有技术文献)

(专利文献)

专利文献1：日本特开2006-203023号公报

专利文献2：日本特开2015-170746号公报

发明内容

本发明的目的在于提供既可保持半导体芯片相对于被搭载体的被粘接面的搭载精度，又可缩短芯片贴装工序所消耗的时间的半导体制造装置及半导体装置的制造方法。

本发明的一个实施方式的半导体制造装置包括：工作台，与真空发生器相连接，用于吸附具有多个半导体芯片的半导体晶片；吸附控制部，连接于所述工作台与所述真空发生器之间的连接部，控制所述工作台与所述真空发生器之间的连接；拾取部，用于拾取所述多个半导体芯片的各个；以及控制部，用于控制所述拾取部的移动和旋转，并控制所述吸附控制部，其中，所述拾取部利用所述控制部将所述半导体芯片从所述工作台移动至支承基板上的安装位置而粘结。

所述拾取部可以包括用于保持所述半导体芯片的喷嘴，所述控制部可以控制所述喷嘴的移动和旋转。

所述半导体芯片在表面可以具有设置为能够光学读取的标记，还可以包括用于拍摄所述标记的拍摄部，所述控制部可以基于利用所述拍摄部拍摄的所述标记的图像，来识别所述标记的位置，并控制所述喷嘴的移动和旋转。

还可以包括拍摄部，用于拍摄包括所述半导体芯片的端部的区域，所述控制部可以基于利用所述拍摄部拍摄的包括所述半导体芯片的端部的图像，来识别所述半导体芯片的角部位置，并控制所述喷嘴的移动和旋转。

所述拍摄部可以从所述半导体芯片的上部面侧或背面侧拍摄包括所述半导体芯片的端部的区域。

所述控制部可以对包括所述半导体芯片的端部的区域的图像进行二值化处理，来识别所述半导体芯片的角部位置。

还可以包括剥离部，用于剥离安装在所述半导体晶片的与所述工作台对置的面相反一侧的面的保护带。

本发明的一个实施方式的半导体制造装置包括：工作台，与真空发生器相连接，用于吸附具有多个半导体芯片的半导体晶片；吸附控制部，连接于所述工作台与所述真空发生器之间的连接部，控制所述工作台与所述真空发生器之间的连接；拾取部，用于同时拾取所述多个半导体芯片；以及控制部，用于控制所述拾取部的移动和旋转，并控制所述吸附控制部，所述拾取部通过将所述多个半导体芯片的间隔转换为规定间距并保持，所述拾取部利用所述控制部将所述多个半导体芯片从所述工作台移动至支承基板上的安装位置，使所述多个半导体芯片同时粘结在所述安装位置。