[发明专利]形成布局图案的方法

说明书

本发明公开一种形成布局图案的方法。首先提供一阵列图案，包含多个特征图形沿着一第一方向排列成多列，该多列特征图形在一第二方向上平行并交错。接着在各列的相邻特征图形之间插入一辅助图形。取得第n列和第n‑1列该特征图形的一最短距离d1以及第n+1列和第n‑1列该特征图形的一最短距离d2，并且根据最短距离d1和最短距离d2的差异调整插入在第n列的辅助图形。后续再将包含该辅助图形的该阵列图案输出至一光掩模。

技术领域

本发明涉及一种形成布局图案的方法，特别是涉及一种避免布局图案顶角圆化的方法。

背景技术

现行的半导体制作工艺是先将集成电路(integrated circuits)的布局图案转移制作到一光掩模上成为光掩模图案，然后通过图案化制作工艺将光掩模图案转移制作到半导体基底上。例如，先在半导体基底上形成一光刻胶层，然后利用光刻制作工艺将光掩模图案以一定比例转移到光刻胶层中，成为光刻胶图案，然后再以光刻胶为蚀刻掩模对半导体基底进行蚀刻制作工艺，进一步将光刻胶图案转移至半导体基底中。

在进行如上述图案转移的过程中，对光掩模进行曝光以将光掩模图案转移成光刻胶图案时，会由于光学邻近效应(optical proximity effect,OPE)的影响而造成图案偏差，例如顶角圆化(corner rounding)、直线末端紧缩(line end shortening)以及直线宽增加或缩减(line width increasing/decreasing)等。随着集成电路的集密度的提升，元件尺寸缩小，光学邻近效应的影响越来越显著，也严重影响到产品的效能和良率。

为了克服上述问题，光学接近修正(optical proximity correction,OPC)是目前业界普遍的做法。在将设计定案(tape out)的布局图案转移制作到光掩模之前，会根据不同制作工艺世代特性而设定的规则，在电脑系统中对原始的布局图案进行修正。一般来说，修正的方式包含调整线段的线宽、修饰直线末端成垂头状(hammer head)、在转角处加上内凹口或外凸块，或者在空旷处加入次分辨率辅助图形(sun-resolution assistantfeature,SRAF)或是虚设图形(dummy feature)。后续可对经过光学接近修正后的布局图案进行检测，确定无违反制作工艺规则后，再将修正后的布局图案输出，转移制作到光掩模上。

针对排列紧密的阵列图案的光学接近修正，目前多是以整体的图案密度(patterndensity)为主要考虑，例如图1为一种现有光学接近修正后的阵列图案，其中辅助图形14被插入在阵列图案中的相对空旷区，以使阵列图案的各个特征图形12能具有较一致且对称的周围环境，以在基底(例如硅晶片等半导体基底)上制作出形状、尺寸较一致的特征图形12的图案。但是，图1的方法并无法避免顶角圆化的问题。图2为另一种现有光学接近修正后的阵列图案，虽然各特征图形22的四个顶角均被加上外凸块24，期望能克服顶角圆化的问题，但当特征图形22的尺寸持续微缩并且排列成更紧密的阵列图案，在顶角加上外凸块24的方法实际制作到基底上时，不仅无法避免顶角圆化，还会造成特征图形22的边缘外推而得到不预期的扩大尺寸。

发明内容

有鉴于上述不足，本发明目的在于提供一种形成布局图案的方法，特别是形成一种阵列图案。本发明在阵列图案的特征图形之间插入辅助图形后，再根据特征图形顶角对顶角距离的差异，进一步调整辅助图形，可有效避免特征图形顶角圆化的问题，在基底上制作出与原始布局图案较一致的图案。

本发明形成布局图案的方法包含下列步骤。首先，提供一阵列图案，包含多个特征图形，等距地沿着一第一方向排列成多列，其中第n-1列、第n列以及第n+1列该特征图形在一第二方向上交错。接着，在各列该特征图形之间插入一辅助图形。然后，取得第n列和第n-1列该特征图形的一最短距离d1以及第n+1列和第n-1列该特征图形的一最短距离d2，并且根据该最短距离d1和该最短距离d2的差异调整该辅助图形。后续，将包含该辅助图形的该阵列图案输出至一光掩模。

附图说明