[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，例如能够适当地用于形成于SOI(Silicon on Insulator，绝缘体上硅结构)基板并且具备电感器的半导体装置。

背景技术

在日本特开2013－110351号公报(专利文献1)中记载了在位于电感器的下方的元件分离膜设置开口并在该开口内残留半导体基板、同时抑制在位于电感器的下方的半导体基板产生涡电流的技术。

现有技术文献

专利文献1：日本特开2013－110351号公报

发明内容

在半导体装置所具备的电感器中，要求Q(Quality Factor，品质因数)高。为了使电感器的Q变高，需要减小在位于电感器的下方的半导体基板产生的涡电流。

例如，在上述专利文献1中，记载了通过在位于电感器的下方的区域中将阱分割成多个来抑制涡电流的产生的技术。但是由于虚设栅极电极与形成于半导体基板的虚设扩散层连接，所以当在阱中产生涡电流时，由于虚设栅极电极以及虚设扩散层的阻抗，反电动势变大，电感器的特性有可能劣化。

其他课题和新颖的特征将根据本说明书的叙述以及附图而变得明确。

一个实施方式的半导体装置具备由半导体基板、半导体基板上的BOX层和BOX层上的半导体层构成的SOI基板、形成于SOI基板的主面的上方的多层布线以及由多层布线构成的电感器。并且，在位于电感器的下方的区域中，BOX层以及半导体层通过元件分离部隔成多个区域，在多个区域各自的半导体层上，隔着虚设栅极绝缘膜设置有虚设栅极电极。

根据一个实施方式，能够提高半导体装置所具备的电感器的特性。

附图说明

图1是实施方式1的半导体装置的剖视图。

图2是实施方式1的电感器的俯视图。

图3是实施方式1的位于电感器的下方的虚设元件区域的俯视图。

图4是示出实施方式1的半导体装置的制造工序的剖视图。

图5是接着图4的半导体装置的制造工序中的剖视图。

图6是接着图5的半导体装置的制造工序中的剖视图。

图7是接着图6的半导体装置的制造工序中的剖视图。

图8是接着图7的半导体装置的制造工序中的剖视图。

图9是实施方式2的电感器的俯视图。

图10是实施方式2的位于电感器的下方的虚设元件区域的俯视图。

(附图标记说明)

1A：SOI区域；1B：体(bulk)区域；1C：电感器区域；BN：n沟道型体晶体管；BP：p沟道型体晶体管；BX：BOX层；CM：中继布线；CN：连接孔；CT1：第1连接端子；CT2：第2连接端子；DE1、DE2：虚设元件区域；DG：虚设栅极电极；DI：虚设栅极绝缘膜；EP：外延层；GEBn、GEBp、GESn、GESp：栅极电极；GIBn、GIBp、GISn、GISp：栅极绝缘膜；GS1：第1接地布线；GS2：第2接地布线；IL1～IL5：第1层间绝缘膜～第5层间绝缘膜；IN：电感器；L1～L4：第1边～第4边；M1～M5：第1层布线～第5层布线；MD1～MD4：第1层虚设布线～第4层虚设布线；MS：硅化物层；NB：源极/漏极用半导体区域；NB1：n型延伸层；NB2：n型扩散层；NS：源极/漏极用半导体区域；NS1：n型延伸层；NS2：n型扩散层；NSL：n型半导体层；NWB、NWS：n型阱；PB：源极/漏极用半导体区域；PB1：p型延伸层；PB2：p型扩散层；PE：焊盘电极；PL：插头电极；PO：多晶硅膜；PS：源极/漏极用半导体区域；PS1：p型延伸层；PS2：p型扩散层；PSL：p型半导体层；PSN：绝缘膜；PWB、PWS：p型阱；RF：保护膜；SB：半导体基板；SL：半导体层；SM1：半导体装置；SN：n沟道型SOI晶体管；SP：p沟道型SOI晶体管；STI：元件分离部；SWB、SWR、SWS：侧壁间隔物；VH：通孔；VT：第4导电膜。

具体实施方式

在以下的实施方式中，为了方便说明，在需要时分割成多个部分或者实施方式来进行说明，但除了特别明示的情况以外，它们并非相互无关，而存在一方是另一方的一部分或者全部的变形例、详细说明、补充说明等的关系。

另外，在以下的实施方式中，在提及要素的数量等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况和从原理上明确地限定于特定的数量的情况等以外，不限于该特定的数量，也可以在特定的数量以上或以下。