[发明专利]用于锁存防止的自适应体偏置电路

说明书

本发明涉及一种用于锁存防止的自适应体偏置电路。本文揭示用于减少或防止在行解码器电路中锁存的技术及方法。一种实例设备可包含像素阵列、行地址解码器及控制电路。所述行解码电路包含多个解码电路，其各自包含至少两个具有耦合到第一节点的相应体端子的晶体管。所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态及/或基于由偏置控制电路提供的控制信号的两个参考电压中的一者的改变而自适应地向所述第一节点提供偏置电压。

技术领域

本发明大体上涉及半导体偏置，且特定来说(但非排他性地)涉及用于锁存防止的晶体管体偏置。

背景技术

图像传感器已无处不在。它们广泛应用于数码相机，蜂窝电话、安全摄像机，以及医疗、汽车及其它应用中。用于制造图像传感器的技术持续以迅猛的速度进步。举例来说，对更高分辨率及更低功耗的需求已促进这些装置的进一步微型化及集成化。

与许多基于半导体的装置(例如图像传感器)一样，锁存是装置性能及可靠性的关键。由于与裸片布局、n阱、p阱、高度掺杂区等的相对放置，以及所述各种区域如何相对于彼此偏置有关的各种原因，可能发生锁存。虽然锁存不是新出现的问题，但是长期被视为行业标准的解决方案可能并不总是适合于半导体装置(包含图像传感器)的进一步微型化。

发明内容

一方面，本申请案涉及一种成像系统。所述成像系统包括：形成为列及行的像素阵列，每一行包含多个像素；行地址解码器，其包含多个解码电路，所述多个解码电路中的每一者耦合到相应像素行，且所述多个解码电路的每一解码电路包含由相应体端子耦合在一起的至少两个晶体管，且其中所述多个解码电路中的每一者的所述两个晶体管的所述经耦合的体端子耦合到第一节点；及控制电路，其耦合到所述行地址解码器，所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态而自适应地向所述第一节点提供偏置电压，所述体偏置电路包含：偏置电路，其耦合在所述第一节点与第一及第二参考电压源之间，所述偏置电路响应于控制信号而选择性地将所述第一或第二参考电压源耦合到所述第一节点，其中所述偏置电路包含：第一及第二晶体管，其串联耦合在所述第一节点与所述第一参考电压源之间；及第三及第四晶体管，其串联耦合在所述第一节点与所述第二参考电压源之间；及偏置控制电路，其耦合到所述偏置电路、所述第一及第二参考电压源，且进一步经耦合以接收指示所述操作状态的信号，其中，响应于所述成像系统处于第一操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第三及第四晶体管以将所述第二参考电压源耦合到所述第一节点，并且停用所述第一及第二晶体管，且其中，响应于所述成像系统处于第二操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第一及第二晶体管以将所述第一参考电压源耦合到所述第一节点，并且停用所述第三及第四晶体管。

另一方面，本申请案涉及一种成像系统的自适应体偏置电路。所述自适应体偏置电路包括：偏置电路，其包含：第一节点，其耦合到多个PMOS晶体管中的每一者的体；第一晶体管，其具有源极、漏极及栅极；第二晶体管，其具有源极，漏极及栅极，其中所述第二晶体管的所述源极耦合到第一参考电压源，且所述第二晶体管的所述漏极耦合到所述第一晶体管的所述漏极，且所述第一晶体管的所述源极耦合到所述第一节点；第三晶体管，其具有源极、漏极及栅极；及第四晶体管，其具有源极、漏极及栅极，其中所述第四晶体管的所述源极耦合到第二参考电压源，且所述第四晶体管的所述漏极耦合到所述第三晶体管的所述漏极，且所述第三晶体管的所述源极耦合到所述第一节点；及偏置控制电路，其耦合到所述偏置电路，所述偏置电路耦合到所述第一参考电压源、所述第二参考电压源，且进一步经耦合以接收指示所述成像系统的操作状态的信号，所述偏置控制电路经耦合以响应于接收指示第一操作状态的信号而启用所述第一及第二晶体管并停用所述第三及第四晶体管，且进一步经耦合以响应于接收指示第二操作状态的信号而启用所述第三及第四晶体管并停用所述第一及第二晶体管。