[发明专利]一种可集成的无定型硅波导结构及其制作方法

说明书

本发明适用于光电领域，提供了一种可集成的无定型硅波导结构及其制作方法，该结构包括：单晶半导体、第一二氧化硅层、无定型硅层和第二二氧化硅层；第一二氧化硅层通过沉积形成于单晶半导体上，无定型硅层通过沉积形成于第一二氧化硅层上。本发明提供的无定型硅波导结构可以通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用，并通过光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，以降低工艺难度。

技术领域

本发明属于光电领域，尤其涉及一种可集成的无定型硅波导结构及其制作方法。

背景技术

随着集成电路电子器件时钟频率的不断提高和集成密度的大幅上升，使用传统电子连接的芯片间及芯片上集成的解决方案遇到了过大的能耗和带宽限制的问题。在～130nm技术条件下，大概一半的微处理器功耗都损耗在了电子线路连接上。而且，在IC系统中，连接不同功能部分并传输信号的总线的时钟频率远远低于各个电子器件的时钟频率。在这种情况下，电子线路而非单个器件的连接成为了限制系统速度的瓶颈。

为了解决电子线路连接的问题，光学连接被认为一种很有潜力的代替电子连接(比如铜线)的方案。在长距离通信领域，光纤已经被广泛应用了大约30年。对于芯片间及芯片上的集成，光互联于1984年被首次提出，但直至当前也没有提出具体的实现芯片间及芯片上集成的方案。

当前比较常见采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)制作的硅波导，然而SOI制作的硅波导与光电器件普遍采用的III-V族化合物集成需要使用键合工艺，而键合技术又需要严格的平整性以及光滑表面，但是三五族化合物半导体衬底与硅衬底大小不同，限制了键合技术在大规模工业生产中的应用。更为严重的是，很多情况下，使用键合技术对准不同材料的波导需要十分严苛的对准技术，更加限制了其工业化应用。

发明内容

本发明实施例的目的在于提供一种可集成的无定型硅波导结构，旨在解决现有采用键合技术和昂贵的SOI衬底带来的技术和工业化难题的问题。

本发明实施例是这样实现的，一种可集成的无定型硅波导结构，所述结构包括：

单晶半导体、第一二氧化硅层、无定型硅层和第二二氧化硅层；

所述第一二氧化硅层通过沉积形成于所述单晶半导体上，所述无定型硅层通过沉积形成于所述第一二氧化硅层上，所述第二二氧化硅层通过沉积形成于所述无定型硅层上。

进一步地，若光场中心强度位于所述单晶半导体内，则所述无定型硅层厚度小于200nm；

若光场中心强度位于所述无定型硅层内，则所述无定型硅层厚度大于或等于200nm。

更进一步地，所述第一二氧化硅层的厚度小于50纳米，所述无定型硅层的厚度大于50纳米，所述第二二氧化硅层的厚度大于100纳米。

更进一步地，在所述无定型硅层与所述第二二氧化硅层之间，还包括：

氮化硅层，所述氮化硅层通过沉积形成于所述无定型硅层上，所述第二二氧化硅层通过沉积形成于所述氮化硅层上。

更进一步地，所述氮化硅层的厚度小于10纳米。

本发明实施例的另一目的在于，提供一种可集成的无定型硅波导结构的制作方法，所述方法包括下述步骤：

制备单晶半导体；

在所述单晶半导体上通过沉积形成第一二氧化硅层；

在所述第一二氧化硅层上通过沉积形成无定型硅层；

在所述无定型硅层通过沉积形成第二二氧化硅层。

进一步地，所述第一二氧化硅层沉积通过低速化学汽相沉积于所述单晶半导体上，沉积速度小于2纳米/秒。