[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除源漏掺杂区上的部分介质层，形成介质开口，所述介质开口底部暴露出源漏掺杂区的顶部表面；去除介质开口底部部分源漏掺杂区，在源漏掺杂区内形成源漏开口；在源漏开口的侧壁和底部表面形成金属硅化物层。所述方法能够降低半导体器件的接触电阻。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断减小。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻中，由于源极、漏极的面积较小，与导电插塞之间的接触电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大下降。

自对准硅化物的形成工艺在源极和漏极表面形成金属硅化物可以有效的降低源极、漏极与导电插塞之间的接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；然后进行退火处理，金属与衬底材料反应生成金属硅化物；然后去除未反应的金属层。

随着晶体管的尺寸进一步缩小，晶体管的接触电阻对晶体管性能的影响更加显著。由于晶体管源极、漏极与金属硅化物层之间的接触电阻占晶体管的接触电阻的主要部分，因此，需要进一步降低源极、漏极与金属硅化物层之间的接触电阻，以提高晶体管的接触电阻。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以降低源极、漏极与金属硅化物层的接触电阻。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除部分介质层，形成介质开口，所述介质开口暴露出源漏掺杂区的顶部表面；去除介质开口底部的部分源漏掺杂区，在所述源漏掺杂内形成源漏开口；在所述源漏开口内形成金属硅化物层。

可选的，所述基底包括第一区和第二区；所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。

可选的，所述源漏掺杂区包括：第一源漏掺杂区和第二源漏掺杂区，所述第一源漏掺杂区位于第一区的基底内，所述第二源漏掺杂区位于第二区的基底内；所述介质开口包括：第一介质开口和第二介质开口，所述第一介质开口位于第一源漏掺杂区上的介质层内，所述第二介质开口位于第二源漏掺杂区上的介质层内；所述源漏开口包括：第一源漏开口和第二源漏开口，所述第一源漏开口位于第一源漏掺杂区内，所述第二源漏开口位于第二源漏掺杂区内；所述金属硅化物层位于第一源漏开口和第二源漏开口内。

可选的，所述第一介质开口的形成步骤包括：去除部分第一区的介质层，形成第一介质开口，所述第一介质开口暴露出第一源漏掺杂区的顶部表面；所述第二介质开口的形成步骤包括：去除部分第二区的介质层，形成第二介质开口，所述第二介质开口暴露出第二源漏掺杂区的顶部表面。

可选的，所述第一源漏开口的形成步骤包括：去除第一介质开口底部部分第一源漏掺杂区，在所述第一源漏掺杂区内形成第一源漏开口；所述第二源漏开口的形成步骤包括：去除第二介质开口底部部分第二源漏掺杂区，在所述第二源漏掺杂区内形成第二源漏开口。

可选的，形成第一源漏开口的过程中，所述第一源漏掺杂区的去除量为第一源漏掺杂区沿垂直于基底表面的方向上的初始尺寸的1/4～3/4。

可选的，所述第二源漏开口的深度为：15纳米～30纳米。

可选的，所述第一源漏开口和第二源漏开口的形成工艺包括：各向异性干法刻蚀工艺。