[发明专利]半导体结构的制造方法

说明书

本申请公开了一种半导体结构的制造方法，涉及半导体技术领域。所述方法包括：在基底上的待刻蚀材料层的表面上形成半导体层；在所述半导体层上形成非晶碳层；在所述非晶碳层上形成图案化的掩模层；以及以所述掩模层为掩模对所述非晶碳层、所述半导体层和所述待刻蚀材料层进行刻蚀。本申请可以提高非晶碳层的均匀性，从而使得在刻蚀待刻蚀材料层后形成的图形的位置不会偏离期望的位置，并且使得图形的形状为期望的形状。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的制造方法。

背景技术

非晶碳由于具有独特的特性，例如相对硅的氧化物、硅的氮化物和多晶硅高的刻蚀选择性，低反射率的紫外线吸收等，因此被广泛应用在先进技术节点的半导体制造工艺中。例如，非晶碳可以作为接触孔刻蚀、栅极图案化等刻蚀工艺的掩模，或者可以作为自对准双重曝光(SADP)的牺牲层。

然而，本申请的发明人发现，在现有的应用中，所形成的非晶碳厚度的均匀性差，这会使得以非晶碳作为掩模刻蚀的图形不能满足要求，例如接触孔的位置偏离期望的位置、接触孔的形状不能满足要求等。

因此，有必要提出一种技术方案，使得非晶碳厚度的均匀性更好。

发明内容

本申请的一个目的在于提高非晶碳层厚度的均匀性。

根据本申请的一方面，提供了一种半导体结构的制造方法，包括：在基底上的待刻蚀材料层的表面上形成半导体层；在所述半导体层上形成非晶碳层；在所述非晶碳层上形成图案化的掩模层；以及以所述掩模层为掩模对所述非晶碳层、所述半导体层和所述待刻蚀材料层进行刻蚀。

在一个实施例中，所述半导体层包括硅层。

在一个实施例中，所述硅层包括单晶硅层或非晶硅层。

在一个实施例中，通过直流叠加等离子体工艺形成所述硅层；或对所述待刻蚀材料层的表面进行离子注入以形成所述硅层；或通过原子层沉积工艺来形成所述硅层。

在一个实施例中，所述直流叠加等离子体工艺采用的源气体包括氮气、氩气、氦气、氢气或羟基流气体。

在一个实施例中，所述待刻蚀材料层包括层间电介质层；所述层间电介质层被刻蚀以形成具有贯穿所述层间电介质层的接触孔。

在一个实施例中，所述方法还包括：去除所述掩模层；沉积金属材料以填充所述接触孔；以及执行平坦化工艺，以去除剩余的非晶碳层、剩余的半导体层，从而使得剩余的金属材料的上表面与剩余的待刻蚀材料层的上表面基本齐平。

在一个实施例中，所述待刻蚀材料层包括栅极材料层；所述栅极材料层被刻蚀以形成栅极。

在一个实施例中，所述方法还包括：去除所述掩模层、剩余的非晶碳层和剩余的半导体层。

在一个实施例中，所述半导体层的厚度范围为1-5nm；所述非晶碳层的厚度范围为10-1000nm。

根据本申请的另一方面，提供了一种半导体结构的制造方法，包括：在基底上的待刻蚀材料层的表面上形成半导体层；在所述半导体层上形成非晶碳层；在所述非晶碳层上形成图案化的第一掩模层；以所述第一掩模层为掩模、以所述半导体层为蚀刻停止层对所述非晶碳层进行刻蚀；去除所述第一掩模层；在剩余的非晶碳层的侧壁上形成第二掩模层；去除所述剩余的非晶碳层；以及以所述第二掩模层为掩模对所述半导体层和所述待刻蚀材料层进行刻蚀。

在一个实施例中，所述半导体层包括硅层。

在一个实施例中，所述硅层包括单晶硅层或非晶硅层。

在一个实施例中，通过直流叠加等离子体工艺形成所述硅层；或对所述待刻蚀材料层的表面进行离子注入以形成所述硅层；或通过原子层沉积形成所述硅层。