[发明专利]非易失性静态随机存取存储器系统及操作方法

权利要求书

1.一种集成电路(IC)装置，其特征在于，包括：

静态随机存取存储器(SRAM)阵列；

电阻式存储器阵列，所述电阻式存储器阵列中的第一组可编程电阻性元件用以存储来自所述SRAM阵列中的存储器单元的数据；

读出放大器电路，其可耦合到所述SRAM阵列和所述电阻式存储器阵列；

仲裁器，其被配置成断言电阻式存储器启用信号以

在电阻式存储器读取操作期间将所述读出放大器电路耦合到所述电阻式存储器阵列且将所述读出放大器电路从所述SRAM阵列去耦，以及

在SRAM读取操作期间将所述读出放大器耦合到所述SRAM阵列且将所述读出放大器电路从所述电阻式存储器阵列去耦。

2.根据权利要求1所述的IC装置，其特征在于，进一步包括：

电阻式存储器前置读出放大器电路，其可耦合于所述电阻式存储器阵列与所述读出放大器电路之间，其中所述电阻式存储器前置读出放大器电路在所述电阻式存储器读取操作期间耦合到所述读出放大器电路且在所述SRAM读取操作期间从所述读出放大器电路解耦。

3.根据权利要求1所述的IC装置，其特征在于：

所述电阻式存储器阵列中的第二组所述可编程电阻性元件用以存储除来自所述SRAM阵列的数据之外的数据。

4.根据权利要求1所述的IC装置，其特征在于：

所述电阻式存储器阵列的所述可编程电阻性元件中的两个被编程于相反状态中以存储来自所述SRAM阵列的逻辑数据位。

5.一种操作静态随机存取存储器(SRAM)阵列和电阻式存储器阵列的方法，其特征在于，包括：

在所述电阻式存储器阵列的读取操作期间：

选择所述电阻式存储器阵列的可编程电阻性元件；

将所述电阻式存储器阵列的选定可编程电阻性元件耦合到前置读出放大器电路；

将所述SRAM阵列从读出放大器电路解耦，以及

感测来自所述前置读出放大器电路的数据缓冲器中的所述选定可编程电阻性元件的差分对的数据，其中所述数据缓冲器耦合到所述读出放大器电路的相应真数据线和互补数据线；

在所述SRAM阵列的读取操作期间，

将所述电阻式存储器阵列从所述读出放大器电路解耦，以及

以所述读出放大器电路感测所述SRAM阵列的真位线和互补位线上的数据。

6.根据权利要求5所述的方法，其特征在于，进一步包括：

在所述电阻式存储器阵列的所述读取操作的校准阶段期间将所述选定可编程电阻性元件中的第一个耦合到第一电容电路且将所述选定可编程电阻性元件中的第二个耦合到第二电容电路，以及

在所述电阻式存储器阵列的所述读取操作的所述校准阶段之后将所述选定可编程电阻性元件中的所述第一个耦合到所述第二电容电路且将所述选定可编程电阻性元件中的所述第二个耦合到所述第一电容电路。

7.根据权利要求5所述的方法，其特征在于，进一步包括：

将来自所述SRAM阵列的数据存储在所述电阻式存储器阵列的第一部分中；以及

将除来自所述SRAM阵列的数据之外的数据存储在所述电阻式存储器阵列的第二部分中。

8.根据权利要求5所述的方法，其特征在于，所述前置读出放大器电路进一步包含：

在所述电阻式存储器阵列的所述读取操作期间，

通过列解码器或仲裁器将所述SRAM阵列从所述读出放大器电路解耦；

在所述SRAM阵列的所述读取操作期间，

通过所述列解码器或所述仲裁器将所述SRAM阵列耦合到所述读出放大器电路。