[发明专利]非易失性静态随机存取存储器系统及操作方法有效
申请号: | 201710381689.0 | 申请日: | 2017-05-24 |
公开(公告)号: | CN107437426B | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 阿尼尔班·罗伊;乔恩·斯科特·乔伊;迈克尔·A·塞德 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C11/16;G11C11/413 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吴晓兵 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性 静态 随机存取存储器 系统 操作方法 | ||
一种集成电路(IC)装置包含静态随机存取存储器(SRAM)阵列以及电阻式存储器(电阻式存储器)阵列。所述电阻式存储器阵列中的第一组可编程电阻性元件用以存储来自所述SRAM阵列中的存储器单元的数据。读出放大器电路可耦合到所述SRAM阵列和所述电阻式存储器阵列。仲裁器被配置成断言电阻式存储器启用信号,以在电阻式存储器读取操作期间将所述读出放大器电路耦合到所述电阻式存储器阵列且将所述读出放大器电路从所述SRAM阵列去耦,以及在SRAM读取操作期间将所述读出放大器耦合到所述SRAM阵列且将所述读出放大器电路从所述电阻式存储器阵列去耦。
技术领域
本公开大体上涉及存储器系统,且更具体来说涉及具有SRAM阵列和电阻式存储器阵列的存储器系统。
背景技术
例如磁阻式RAM(MRAM)等电阻式存储器是常用的非易失性存储器。然而,电阻式存储器的读取和写入存取时间通常是缓慢的,尤其是与SRAM的读取和写入存取时间相比时。因此,在一些系统中,使用对SRAM的非易失性存储器(NVM)备份。在这些系统中,SRAM用于对数据的操作,且在断电后,数据从SRAM移动到NVM,例如MRAM。在上电后,数据则恢复回到SRAM。此解决方案得到了由SRAM提供的操作效率以及由MRAM提供的非易失性。此系统可被称为非易失性SRAM(NVSRAM)。在一个NVSRAM解决方案中,所述两个存储器之间的总线接口是需要的,所述总线接口必须在所述两个存储器之间的数据传送期间切换。替代的解决方案包含具有易失性和非易失性两种部分的存储器单元,但这些在面积方面是低效的。因此,需要改进的NVSRAM系统,所述系统达成存储和恢复操作且在面积方面是高效的。
发明内容
在一个实施例中,一种集成电路(IC)装置包含:静态随机存取存储器(SRAM)阵列;电阻式存储器阵列,其中所述电阻式存储器阵列中的第一组可编程电阻性元件用以存储来自所述SRAM阵列中的存储器单元的数据;读出放大器电路,其可耦合到所述SRAM阵列和所述电阻式存储器阵列;仲裁器,其被配置成断言电阻式存储器启用信号以在电阻式存储器读取操作期间将所述读出放大器电路耦合到所述电阻式存储器阵列且将所述读出放大器电路从所述SRAM阵列去耦,以及在SRAM读取操作期间将所述读出放大器耦合到所述SRAM阵列且将所述读出放大器电路从所述电阻式存储器阵列去耦。在一个方面中,所述IC装置进一步包含电阻式存储器前置读出放大器电路,所述电路可耦合于所述电阻式存储器阵列与所述读出放大器电路之间,其中所述电阻式存储器前置读出放大器电路在所述电阻式存储器读取操作期间耦合到所述读出放大器电路且在所述SRAM读取操作期间从所述读出放大器电路解耦。在另一方面中,所述电阻式存储器阵列中的第二组所述可编程电阻性元件用以存储除来自所述SRAM阵列的数据之外的数据。在另一方面中,所述电阻式存储器阵列的所述可编程电阻性元件中的两个被编程于相反状态中以存储来自所述SRAM阵列的逻辑数据位。在另一方面中,所述前置读出放大器包含:第一电容电路和第二电容电路;校准开关,其可操作以:在校准模式期间将所述两个可编程电阻性元件中的第一个耦合到所述第一电容电路且将所述两个可编程电阻性元件中的第二个耦合到所述第二电容电路,以及在所述电阻式存储器读取操作的感测模式期间将所述两个可编程电阻性元件中的所述第一个耦合到所述第二电容电路且将所述两个可编程电阻性元件中的所述第二个耦合到所述第一电容电路。在另一方面中,所述IC装置进一步包含:第一电流源和第二电流源;额外校准开关,其可操作以:在所述校准模式期间:将所述第一电流源耦合到所述两个可编程电阻性元件中的所述第一个和所述第一电容电路;将所述第二电流源耦合到所述两个可编程电阻性元件中的所述第二个和所述第二电容电路,以及在所述感测模式期间:将所述第一电流源耦合到所述两个可编程电阻性元件中的所述第二个和所述第一电容电路;将所述第二电流源耦合到所述两个可编程电阻性元件中的所述第一个和所述第二电容电路。在又另一方面中,所述IC装置进一步包含:字线;真位线;互补位线;所述两个可编程电阻性元件中的第一个耦合到所述真位线和所述字线;且所述两个可编程电阻性元件中的第二个耦合到所述互补位线和所述字线。在又另一方面中,所述前置读出放大器电路进一步包含:第一缓冲器,其耦合到所述第一电容电路的输出;第二缓冲器,其耦合到所述第二电容电路的输出。在又另一个方面中,所述第一和第二缓冲器是相应的第一和第二下拉晶体管,所述第一下拉晶体管的栅极电极耦合到所述第一电容电路的所述输出,且所述第二下拉晶体管的栅极电极耦合到所述第二电容电路的所述输出。在再另一方面中,所述IC装置进一步包含真数据线和互补数据线耦合到用于所述SRAM阵列中的所述存储器单元的列解码器,耦合到所述读出放大器,且耦合到所述第一和第二缓冲器中的相应者。在再一方面中,所述第一和第二电容电路包含开关电容器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710381689.0/2.html,转载请声明来源钻瓜专利网。