[发明专利]一种BCD器件及其制造方法

说明书

本发明提供一种BCD器件及其制造方法，其元胞结构包括衬底、外延层、P隔离、P阱、P型重掺杂区，N型重掺杂区，DMOS源电极，第一P阱的接触电极，DMOS栅电极，PMOS栅电极，NMOS栅电极，源电极，漏电极，BJT基极电极，BJT发射极电极，BJT集电极电极；本发明可使得BCD工艺减少Nwell区的掩膜版，有利于降低量产产品的成本，提高产品的竞争力；用于充当Nwell区的外延层浓度提高，从而使得DMOS器件开态时载流子数量增加，进一步降低DMOS的比导通电阻，降低器件损耗，提高器件的性能。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种BCD器件及其制造方法。

背景技术

功率集成电路将高压功率器件与控制电路、外围接口电路以及保护电路等集成在同一芯片上，作为系统信号处理部分和执行部分的桥梁，其具有十分广泛的应用。功率集成技术则为实现功率集成电路的一种手段，需要在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性。20世纪80年代中期以前，功率集成电路主要由双极工艺制造，然而随着对控制部分功能要求的不断提高，导致集成电路的功耗和面积越来越大，因此，能够集成3种有源器件优点的BCD集成技术应运而生。BCD工艺可以充分发挥双极器件的低噪声、高精度和大电流密度，CMOS器件的高集成度、低功耗，DMOS器件的快开关速度、高输入阻抗等3种有源器件的优点，具有非常广泛的应用。

BCD工艺集成了DMOS器件、CMOS器件以及BJT器件，受到业内的高度关注。文章“Thesemiconductor roadmap for power management in the new millennium”中给出了与图1所示相类似的结构，该结构CMOS器件的NMOS制作于Pwell中，PMOS直接制作于Nepi上，由于Nepi的浓度一般较低，随着器件尺寸的降低，该结构容易产生短沟道效应。为避免这一问题，文章“Design and optimization of 700V HVIC technology with multi-ringisolation structure”给出了与图2所示相类似的结构，即将CMOS器件的PMOS制作于Nwell中。但该做法将增加一道掩膜版，使得成本上升，不利于批量生产的成本节约，如何在不增加额外版次的情况下使得BCD器件适应器件尺寸减小是一项重要的工作。

发明内容

鉴于以上所述现有技术的缺点，本发明提出了一种BCD器件及其制造方法，目的在于在不增加额外版次的情况下使得BCD器件适应器件尺寸减小，降低成本，同时可降低DMOS器件的比导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种BCD器件，其元胞结构包括衬底、第一外延层、第二外延层，第一P隔离，第二P隔离，第三P隔离，第一P阱，第三P阱，第四P阱，DMOS源极P型重掺杂区，第三P型重掺杂区，第四P型重掺杂区，第五P型重掺杂区，DMOS源极N型重掺杂区，DMOS漏极N型重掺杂区，第二N型重掺杂区，第三N型重掺杂区，第四N型重掺杂区，第五N型重掺杂区，DMOS源电极，第一P阱的接触电极，DMOS栅电极，PMOS栅电极，NMOS栅电极，PMOS源电极，PMOS漏电极，NMOS源电极，NMOS漏电极，DMOS漏电极，BJT基极电极，BJT发射极电极，BJT集电极电极；