[发明专利]一种PMOS器件结构有效
| 申请号： | 201710384457.0 | 申请日： | 2017-05-26 |
| 公开（公告）号： | CN107180856B | 公开（公告）日： | 2020-01-17 |
| 发明（设计）人： | 乔明;李路;梁龙飞;董仕达;周庭宇;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/78 |
| 代理公司： | 51232 成都点睛专利代理事务所(普通合伙) | 代理人： | 敖欢;葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 隔离区 穿通 阈值电压 有效地 载流子 外延层 衬底 沟道 耗尽 | ||
1.一种PMOS器件结构，其特征在于：包括P型轻掺杂衬底(15)、位于P型轻掺杂衬底(15)上方的N型轻掺杂外延层(14)，所述N型轻掺杂外延层(14)包括位于其内部中间的P型漂移区(9)，P型漂移区(9)外部左侧包括有：N型bulk端(3)、N型bulk端(3)右侧的P型源端(2)、P型源端(2)右侧下方的左N型埋层(101)、N型bulk端(3)左侧的左隔离区，所述左隔离区包括左P型隔离区(121)、左P型隔离区(121)下方的左P型埋层隔离区(131)，P型漂移区(9)的内部右侧顶端设有P型漏端(1)，P型漂移区(9)外部右侧包括有：右N型埋层(102)、右N型埋层(102)外部右侧的右隔离区，所述右隔离区包括右P型隔离区(122)、右P型隔离区(122)下方的右P型埋层隔离区(132)，N型轻掺杂外延层(14)上方覆盖一层氧化层(4)；在N型bulk端(3)与P型源端(2)之上淀积金属电极形成源极(5)，在P型漏端(1)之上淀积金属电极形成漏极(7)，在P型调沟(8)和P型漂移区(9)之上淀积多晶硅形成栅极(6)；
还包括位于P型漂移区(9)外部左侧的左N型阱区(111)，所述N型bulk端(3)位于左N型阱区(111)内部顶端左侧，所述P型源端(2)位于左N型阱区(111)内部顶端中间，所述左N型埋层(101)位于P型源端(2)右侧下方的左N型阱区(111)内部；
还包括位于左N型阱区(111)内部的P型调沟(8)，所述P型调沟(8)位于P型源端(2)右侧、左N型埋层(101)上方；
还包括位于P型漂移区(9)外部右侧的右N型阱区(112)，右N型埋层(102)位于右N型阱区(112)内部。
2.根据权利要求1所述的一种PMOS器件结构，其特征在于：所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
3.根据权利要求1所述的一种PMOS器件结构，其特征在于：左N型阱区(111)和P型漂移区(9)相接或有间隙，右N型阱区(112)与P型漂移区(9)相接或有间隙。
4.根据权利要求1所述的一种PMOS器件结构，其特征在于：左N型阱区(111)和左隔离区相接或有间隙，右N型阱区(112)与右隔离区相接或有间隙。
5.根据权利要求1所述的一种PMOS器件结构，其特征在于：所述器件结构所用半导体材料为体硅材料或为SOI材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710384457.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
