[发明专利]一种PMOS器件结构

说明书

本发明提供一种PMOS器件结构，包括P型轻掺杂衬底、N型轻掺杂外延层、P型漂移区、N型bulk端、P型源端、左N型埋层、左隔离区，P型漏端、右N型埋层、右右隔离区，本发明采用向左N型阱区中添加左N型埋层的方法，提高了该区域的载流子浓度，有效阻止了P型漂移区向左耗尽，从而有效地阻止了P型源端与P型漂移区的沟道PNP穿通；同理，通过向右N型阱区中添加右N型埋层有效地阻止了P型漂移区与P型隔离区形成的PNP穿通，提高了小尺寸下器件的可靠性，节省面积，通过向左N型阱区中添加P型调沟，可以降低由左N型阱区带来的阈值电压的提升，既提升了该区域的电子浓度，阻止穿通，又能使本发明结构阈值电压基本维持不变。

技术领域

本发明属于半导体技术领域，具体涉及一种PMOS器件结构。

背景技术

MOSFET，即金属氧化物半导体场效应管，是一类重要的微电子器件。这是一种电压控制，单子载流器件，它把电压输入的变化转换成电流输出的变化，其增益为MOS管的跨导，即电流和输入电压的比。MOS管凭借其输入阻抗高、噪声低、热稳定性好、制造工艺简单等特点，在阻抗变换，电子开关，电路驱动等领域应用广泛。PMOS是一种常用的MOSFET，在器件小型化过程中常常因为沟道变窄，在源漏极电压增大时，容易发生穿通，导致器件损坏。

发明内容

鉴于以上所述现有技术的缺点，本发明针对一种小尺寸PMOS结构容易发生沟道穿通导致耐压不够的问题，提出一种PMOS器件结构。

为实现上述发明目的，本发明技术方案如下：

一种PMOS器件结构，包括P型轻掺杂衬底、位于P型轻掺杂衬底上方的N型轻掺杂外延层，所述N型轻掺杂外延层包括位于其内部中间的P型漂移区，P型漂移区外部左侧包括有：N型bulk端、N型bulk端右侧的P型源端、P型源端右侧下方的左N型埋层、N型bulk端左侧的左隔离区，所述左隔离区包括左P型隔离区、左P型隔离区下方的左P型埋层隔离区，P型漂移区的内部右侧顶端设有P型漏端，P型漂移区外部右侧包括有：右N型埋层、右N型埋层外部右侧的右隔离区，所述右隔离区包括右P型隔离区、右P型隔离区下方的右P型埋层隔离区，N型轻掺杂外延层上方覆盖一层氧化层；在N型bulk端与P型源端之上淀积金属电极形成源极，在P型漏端之上淀积金属电极形成漏极，在P型调沟和P型漂移区之上淀积多晶硅形成栅极。

作为优选方式，还包括位于P型漂移区外部左侧的左N型阱区，所述N型bulk端位于左N型阱区内部顶端左侧，所述P型源端位于左N型阱区内部顶端中间，所述左N型埋层位于P型源端右侧下方的左N型阱区内部。

作为优选方式，还包括位于左N型阱区内部的P型调沟，所述P型调沟位于P型源端右侧、左N型埋层上方。

作为优选方式，还包括位于P型漂移区外部右侧的右N型阱区，右N型埋层位于右N型阱区内部。

作为优选方式，所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。

作为优选方式，左N型阱区和P型漂移区相接或有间隙，右N型阱区与P型漂移区相接或有间隙。

作为优选方式，左N型阱区和左隔离区相接或有间隙，右N型阱区与右隔离区相接或有间隙。

作为优选方式，P型调沟为N型材料。

作为优选方式，所述器件结构所用半导体材料为体硅材料或为SOI材料。