[发明专利]半导体集成电路器件及其制造方法、以及印刷板

说明书

相关申请的交叉引用

本申请是基于并且要求2016年6月1日提交的日本专利申请No.2016-110096的优先权的权益，通过引用将该公开的全部内容并入本文。

技术领域

本申请涉及半导体集成电路器件、印刷板和半导体集成电路器件的制造方法

背景技术

已经开发了使能够三维安装的组件内置板(component built-in board)。例如，Dai Nippon Printing有限公司的“B2it板和组件内置板”、[在线]、[2016年6月1日搜索]、因特网<URL:http://www.dnp.co.jp/about/business/fine/product5.html>公开了组件内置板的制造方法，其中，腔室被形成在多层互联板中，并且电子组件被安装在腔室中。

发明内容

为了在移动终端等中使用，具有减小至大约100μm至400μm的范围内的厚度的组件内置板还在处于开发中。另一方面，如果组件内置板被安装在车辆等上，则板必须被形成为具有大约800μm的大厚度，以便防止翘曲。这导致的问题是要在板的主表面中的一个上安装的电子组件的数目变大，使得仅能够从主表面电连接这些电子组件，以及在腔室的深度上的增加导致要被安装的电子组件的安装精度变差。

因此，需要提供即使当组件内置板的厚度增加时，在布线容量和电特性上也是优异的半导体集成电路器件、印刷板和半导体集成电路器件的制造方法。

要通过本发明的新颖特征解决的其它问题通过以下描述和附图将会变得显而易见。

根据一方面，半导体集成电路器件包括：组件内置板，在该组件内置板中至少堆叠第一芯层、第二芯层、粘附层和布线层，在该第一芯层上安装第一电子组件，在该第二芯层上安装第二电子组件，该粘附层被布置在第一芯层和第二芯层之间；第三电子组件，该第三电子组件被安装在组件内置板的第一芯层侧中，并且通过布线层被电连接至第一电子组件和第二电子组件中的至少一个；以及外部连接端子，该外部连接端子被形成在组件内置板的第二芯层侧中，并且通过布线层被电连接至第一电子组件和第二电子组件中的至少一个。

通过混合集成电路器件，或半导体模块、印刷板的制造方法、半导体集成电路器件等替代上述方面的半导体集成电路器件也有效地作为本发明的一个方面，该混合集成电路器件是由半导体芯片、电子组件(无源组件)、基板等组成。

根据上述方面，能够提供半导体集成电路器件、印刷板和半导体集成电路器件的制造方法，即使当组件内置板的厚度增加时，其在布线容量和电特性上也是优异的。

附图说明

从结合附图的以下详细的描述中，本发明的以上和其它的方面、优势和特征将变得更加显而易见，在附图中：

图1是示出根据第一实施例的组件内置板1的示意性构造的截面图；

图2是说明根据第一实施例的组件内置板1的制造方法的过程截面图；

图3是示出根据第一实施例的另一个组件内置板11的示意性构造的截面图；

图4是示出根据第一实施例的半导体集成电路器件101的示意性构造的截面图；

图5是用于说明在根据第一实施例的组件内置板21中的电容器C21和C22的布置的图；

图6是用于说明在根据第一实施例的另一个半导体集成电路器件中的电容器C31至C33的布置的图；

图7是示出根据第二实施例的半导体集成电路器件201的示意性构造的截面图；

图8是示出根据第二实施例的半导体集成电路器件201的等效电路图；

图9是示出根据第二实施例的应用示例的SiP 301的示意性构造的截面图；

图10是示出根据第三实施例的半导体集成电路器件401的示意性构造的截面图；以及

图11是示出根据其它实施例的半导体集成电路器件501的示意性构造的截面图。

具体实施方式

为了清楚起见，视情况而定，缩写或简化以下描述和附图。贯穿附图通过相同参考标号指示相同组件，并且视情况而定省略其的重复的描述。为了清楚的在附图中例示，可以省略用于截面的影线等。

(第一实施例)