[发明专利]一种串行总线桥接方法及串行总线系统

权利要求书

1.一种串行总线桥接方法，应用于一可编程逻辑器件CPLD，其特征在于，其包括如下步骤：

A、当主控器访问串行外设接口主机设备时，所述CPLD检测串行外设接口主机设备的CS和CLK信号；

B、待检测到所述CS信号有效时，CPLD向主控器发送IRQ中断信号，以驱动所述主控器将待发送数据写入发送寄存器；

C、在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备；

所述在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备具体包括：

C1、检测CLK信号的上升沿；

C2、当第一次检测到CLK信号的上升沿时，将发送寄存器中的待发送数据按照MSB先发的方式发送一个bit；

C3、当第二次检测到CLK信号的上升沿时，将发送寄存器中的待发送数据按照MSB先发的方式发送一个bit，以此类推直至发送寄存器中的待发送数据发送完毕；

D、当待发送数据发送完毕后，向主控器发送IRQ中断信号，以驱动所述主控器将下一个待发送数据写入发送寄存器，并重复上述步骤C和步骤D直至检测到所述CS信号为无效。

2.根据权利要求1所述串行总线桥接方法，其特征在于，所述待检测到所述CS信号有效时具体为：待检测到所述CS信号的电平为低电平。

3.根据权利要求1所述串行总线桥接方法，其特征在于，所述步骤C、所述在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备之后还包括：

D01、CPLD读取串行外设接口主机设备的MOSI的电平信号；

D02、在每次检测到下降沿时，接收串行外设接口发送的数据，并将接收到的数据保存至接收寄存器。

4.根据权利要求3所述串行总线桥接方法，其特征在于，所述D具体包括：

D1、当待发送数据发送完毕后，CPLD向主控器发送IRQ中断信号；

D2、驱动所述主控器将下一个待发送数据写入发送寄存器，并将写入寄存器内接收到的数据拷贝至内存中；

D3、重复上述步骤C-步骤D2直至检测到所述CS信号为无效。

5.根据权利要求1或4所述串行总线桥接方法，其特征在于，所述检测到所述CS信号为无效之后还包括：

向主控器发送传输完成的中断IRQ信号，驱动所述主控器接收传输，并停止对发送寄存器以及写入寄存器的操作。

6.根据权利要求3-4任一所述串行总线桥接方法，其特征在于，所述待发送数据的长度为8个bit。

7.根据权利要求6所述串行总线桥接方法，其特征在于，所述接收到的数据的长度为8个bit，并且所述待发送数据和/或接收到的数据携带协议信息以标识有效数据。

8.一种串行总线系统，其包括主控器、一可编程逻辑器件CPLD以及至少串行外设接口主机设备，其特征在于，所述CPLD存储多条指令，所述指令适于由处理器加载并执行如权利要求1-6任一所述串行总线桥接方法。

9.根据权利要求8所述串行总线系统，其特征在于，所述主控器通过串行总线与所述CPLD相连接，且所述CPLD为所述主控器提供IRQ中断信号，所述CPLD通过MOSI数据线、MISO数据线、CLK时钟线以及CS片选线与所述串行外设接口主机设备相连接。