[发明专利]一种集成欠压锁定功能的功耗可调低压差线性稳压器

权利要求书

1.一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，将低压差线性稳压器与欠压锁定电路进行集成化设计，并对低压差线性稳压器进行功耗上的优化，包括：功耗可调的线性稳压器电路和具有迟滞的欠压锁定电路。

2.根据权利要求1所述的一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，所述功耗可调线性稳压器包括：PMOS管M1、M2，M1、M2栅极相连，源极接Vin；M1栅漏短接；NMOS管M3栅接Vref，漏端接M1漏极，源极接NMOS管M4源极；M4栅极接分压网络NMOS管M11的源极与M12的漏极；M11、M12分别栅漏短接，M11源极接M12漏极；NMOS管M5漏极接M3源极，栅极接睡眠控制信号CTRL，源极接M6漏极；NMOS管M6、M7栅极相接，源极都分别接地，M7漏极与M4源极相连；NPN管Q2管基极接M2漏极，集电极接Vin，发射极接M11漏极，此处输出VDD。

3.根据权利要求1所述的一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，所述具有迟滞的欠压锁定电路包括：PNP管Q1，其发射极接Q2管基极，即Vb电位处，基极接M1管漏极，即Va电位处，集电极接NMOS管M8漏极、NMOS管M10的漏极及反相器I1的输入端，即Vc电位处；M8栅极接反相器I1的输出端与与非门I3的输入端，即Vd电位处，源极接M9的漏极，与NMOS管M9、M10共同构成迟滞区间引入电路；M9、M10源极分别接地，栅极相接，与M6、M7共同使用BIAS电压进行偏置；PMOS管M13，其源极接输入电压Vin，栅极接偏置电压BIAS1，漏极接M14漏极与反相器I2的输入端，即Ve电位处；NMOS管M14栅极接Q2发射极，即VDD电位处，源极接地；与非门I3输入级分别接反相器I2的输出与反相器I1的输出，输出级产生UVLO控制信号。