[发明专利]一种集成欠压锁定功能的功耗可调低压差线性稳压器

说明书

技术领域

本发明涉及模拟集成电路技术领域，具体是涉及一种集成欠压锁定功能的功耗可调线性稳压器。

背景技术

近年来，随着便携式电子设备的普及，对电源管理芯片的需求量也越来越高。电源管理芯片中，为了保证系统供电的稳定性与可靠性，需要使用低压差线性稳压器LDO(Low Dropout Linear Regulator)产生新的电源信号为后级电路进行供电；同时也是出于电路工作稳定性的考虑，当电源电压低于我们要求的阈值时，需要一个使能控制信号将后级电路进行关断，使得电路不会进入逻辑混乱的不稳定状态。可以说这两个模块在现代电源管理芯片中必不可少。

传统的电源管理芯片中，LDO与欠压锁定往往是作为两个模块分别单独设计，且往往没有考虑对功耗进行优化，如图2所示，传统LDO无法控制当电路处于睡眠状态时尾电流的大小，对能量造成了一定的浪费。当然，这种设计方式可以完成设定功能，但是却存在着以下几点问题：

首先芯片占用面积较大。模块分开进行设计虽然设计起来较为简单，但是，芯片面积占用较大是必然的，而在现如今芯片微型化的今天，设计过程中尽量减小电路的占用面积是很有必要的。另一方面是没有对功耗进行优化控制。常见的电源管理芯片在轻载模式时，电路会间歇性的进入睡眠状态，此时，芯片中会有大量的模块暂停工作，部分模块仍继续工作，因此LDO在电路进入睡眠状态时不能关断，仍要为部分后级电路供电，但是此时，后级电路对前级电源带载能力的要求会大幅降低，但如图2所示的传统LDO无法控制当电路处于睡眠状态时尾电流的大小，会浪费很大部分的能量，增大功耗。

发明内容

本发明要解决的技术问题是提供一种集成欠压锁定功能的功耗可调线性稳压器，通过将欠压锁定模块与一个功耗可调的LDO进行集成设计，能够达到减小电路面积，降低电路功耗的目的。

一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于包括以下模块：功耗可调LDO以及欠压锁定产生电路。其中功耗可调LDO包括：误差放大器，电阻分压反馈网络以及功耗控制的控制模块。基准电压输入误差放大器，运用负反馈的原理产生不随输入电源及负载变化的稳定的输出电压。当电源管理芯片处于睡眠状态时，功耗控制模块启动，降低LDO功耗。带有迟滞的欠压锁定电路包括：简易的比较电路以及迟滞产生电路。比较电路用产生欠压锁定控制信号，迟滞产生电路用于产生迟滞，防止在Vin处于临界状态时欠压锁定模块反复开启关断使电路进入不稳定状态

所述功耗可调LDO电路包括，七个NMOS管，两个PMOS管，一个NPN管：

PMOS管M1、M2，M1、M2栅极相连，源极接Vin；M1栅漏短接。NMOS管M3栅接Vref，漏端接M1漏极，源极接NMOS管M4源极；M4栅极接分压网络NMOS管M11的源极与M12的漏极；M11、M12分别栅漏短接，M11源极接M12漏极。NMOS管M5漏极接M3源极，栅极接睡眠控制信号CTRL，源极接M6漏极。NMOS管M6、M7栅极相接，源极都分别接地，M7漏极与M4源极相连。NPN管Q2管基极接M2漏极，集电极接Vin，发射极接M11漏极，此处输出VDD。

所述带有迟滞的欠压锁定电路包括，一个PNP管，六个NMOS管，一个PMOS管，两个反相器，一个与非门：

PNP管Q1，其发射极接Q2管基极，即Vb电位处，基极接M1管漏极，即Va电位处，集电极接NMOS管M8漏极，NMOS管M10的漏极及反相器I1的输入端，即Vc电位处。M8栅极接反相器I1的输出端与与非门I3的输入端，即Vd电位处，源极接M9的漏极，与NMOS管M9、M10共同构成迟滞区间引入电路。M9、M10源极分别接地，栅极相接，与M6、M7共同使用BIAS电压进行偏置。PMOS管M13，其源极接输入电压Vin，栅极接偏置电压BIAS1，漏极接M14漏极与反相器I2的输入端，即Ve电位处。NMOS管M14栅极接Q2发射极，即VDD电位处，源极接地。与非门I3输入级分别接反相器I2的输出与反相器I1的输出，输出级产生UVLO控制信号。

本发明的创造性在于将常见电源管理芯片中必不可少的LDO模块以及欠压锁定模块进行集成设计，减小了电路所占面积；优化了对LDO功耗的设计，使得当芯片处于睡眠状态时，通过降低尾电流的大小，减小LDO功耗。

附图说明

图1为一种集成欠压锁定功能的功耗可调低压差线性稳压器整体电路图；

图2为传统的LDO中误差放大器尾电流源设计方法。

具体实施方式