[发明专利]半导体装置

说明书

本发明是有关于半导体装置，且更特别的是，有关于分段或分割finFET结构及制造方法。该结构包括至少一逻辑finFET装置，其具有有第一长度的鳍片；以及至少一存储器finFET装置，其具有有第二长度的鳍片。该第二长度比该第一长度短。

技术领域

本发明是有关于半导体结构，且更特别的是，有关于分段或分割finFET结构及制造方法。

背景技术

高漏电流(high Id)有益于逻辑应用，但是不一定有益于SRAM应用。例如，在通栅晶体管(NFET)与上拉晶体管(硅锗pFET)之间的漏电流比的SRAM单元伽玛比(gamma ratio)应充分大以防写入失败，这意谓硅锗pFET用于SRAM应用应该是弱的。因此，强硅锗pFET逻辑与弱硅锗pFET的冲突要求在硅锗FinFET技术及设计上是一项挑战。

发明内容

在本发明的一态样，一种结构，其包含：至少一逻辑finFET装置，其具有有第一长度的鳍片；以及至少一存储器finFET装置，其具有有比该第一长度短的第二长度的鳍片。

在本发明的一态样，一种结构，其包含：至少一逻辑finFET装置，其具有由硅锗材料构成且有第一长度的鳍片；以及至少一上拉finFET装置，其具有由该硅锗材料构成且有比该第一长度短的第二长度的分段或分割鳍片。

在本发明的一态样，一种方法，其包含下列步骤：形成由硅锗材料构成的多个鳍片结构；将该多个鳍片结构中被选定的多个分割成较短鳍片结构；在该多个栅极结构中被选定分割成鳍片结构的该多个上面形成栅极结构，以形成有放松应变的SRAM上拉pFET装置；以及在该多个栅极结构中未被分割者上面形成栅极结构，以形成有比该SRAM上拉pFET装置高的应变的逻辑装置。

附图说明

以下在具体实施方式中用本发明的示范具体实施例的非限定性实施例参考多个附图描述本发明。

图1A的横截面图图示根据本发明的多个态样的鳍片结构及各自的工艺。

图1B的上视图图示根据本发明的多个态样的图1A的鳍片结构。

图2示根据本发明的多个态样的分段或分割鳍片结构及各自的工艺。

图3示根据本发明的多个态样形成于图2的鳍片结构上面的栅极结构及各自的工艺。

图4示根据本发明的多个态样的沟槽硅化物和区域互连结构及各自的工艺。

具体实施方式

本发明是有关于半导体结构，更特别的是，有关于分段或分割finFET结构及制造方法。更特别的是，本发明是有关于用于增加finFET SRAM通栅晶体管与硅锗上拉晶体管伽玛比的finFET结构及制造方法。在多个具体实施例中，finFET SRAM包括较短的硅锗鳍片藉此放松它从而展现低漏电流；然而，例如硅锗上拉晶体管的逻辑有较长的硅锗鳍片使其带有应变从而展现高漏电流。交叉耦合设计也用来电气连接邻近SRAM pFET。因此，描述于本文的结构充分利用应变放松以同时形成强硅锗finFET逻辑与弱硅锗finFET SRAM。

本发明的结构可利用不同工具用许多方法制成。然而，一般而言，该方法及工具是用来形成尺寸在微米及纳米等级的结构。用来制造本发明的结构的方法，亦即，技术，已取材于集成电路(IC)技术。例如，将该结构建造于晶片上以及在晶片上面用光刻工艺图案化来实现成为材料的薄膜。特别是，结构的制造使用以下3个基本建造区块：(i)沉积多个材料薄膜于衬底上，(i i)用光刻成像法铺设图案化掩模于薄膜上面，以及(iii)对于该掩模选择性地蚀刻薄膜。