[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供衬底以及位于衬底上分立的鳍部；在衬底上形成隔离结构，隔离结构顶部低于鳍部顶部；形成横跨鳍部的伪栅结构，伪栅结构覆盖鳍部的部分侧壁和顶部表面，伪栅结构包括栅氧化层以及位于栅氧化层上的栅极层，栅极层还覆盖部分所述隔离结构；去除栅极层，露出隔离结构；去除栅极层后在隔离结构上形成保护层；形成保护层后去除栅氧化层；去除栅氧化层后形成横跨鳍部的高k栅介质层，高k栅介质层覆盖鳍部的部分侧壁和顶部。在去除栅氧化层的过程中，保护层对隔离结构起到保护作用，避免隔离结构发生刻蚀损耗，从而有利于避免短沟道效应的恶化。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的半导体器件的电学性能和良率仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体器件的电学性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底以及位于所述衬底上分立的鳍部；在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部的顶部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁和顶部表面，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的栅极层，所述栅极层还覆盖部分所述隔离结构；去除所述栅极层，露出所述隔离结构；去除所述栅极层后，在所述隔离结构上形成保护层；形成所述保护层后，去除所述栅氧化层；去除所述栅氧化层后，形成横跨所述鳍部的高k栅介质层，所述高k栅介质层覆盖所述鳍部的部分侧壁和顶部。

相应的，本发明还提供一种半导体结构，包括：衬底；鳍部，位于所述衬底上；隔离结构，位于所述衬底上，所述隔离结构的顶部低于所述鳍部的顶部；保护层，位于所述隔离结构上；高k栅介质层，横跨所述鳍部且覆盖所述鳍部的部分侧壁和顶部。

与现有技术相比，本发明的技术方案具有以下优点：

去除栅极层后，在隔离结构上形成保护层，因此后续在去除栅氧化层的过程中，所述保护层对所述隔离结构起到保护作用，避免所述隔离结构发生刻蚀损耗，从而防止位于所述隔离结构内的部分鳍部暴露的问题，且能够防止在所述鳍部和所述隔离结构顶部的拐角处产生足部(Footing)的问题，有利于避免短沟道效应的恶化，进而提高半导体器件的电学性能和良率。

可选方案中，所述保护层还位于所述鳍部顶部的栅氧化层表面，所述鳍部顶部的剩余栅氧化层和保护层可作为所形成半导体结构的栅介质层的一部分，也就是说，位于所述鳍部顶部拐角处的栅介质层厚度增大了，从而有利于提高半导体器件的可靠性性能，例如经时击穿(Time Dependent Dielectric Breakdown，TDDB)等。

附图说明

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；

图5至图38是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式