[发明专利]静态随机存取存储电路及存储器在审
| 申请号： | 201710422183.X | 申请日： | 2017-06-06 |
| 公开（公告）号： | CN109003639A | 公开（公告）日： | 2018-12-14 |
| 发明（设计）人： | 王颖倩 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 郭学秀;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储单元 随机存取存储电路 数据信息 写入 选中状态 存储器 存储 读取 读取单元 写入单元 写入数据 | ||
1.一种静态随机存取存储电路，其特征在于，包括：
存储单元，适于存储对应的数据信息；
写入单元，适于在所述存储单元处于写入选中状态时，将相应的数据信息写入所述存储单元；在所述存储单元处于写入半选中状态时，禁止向所述存储单元中写入数据；
读取单元，适于读取所述存储单元中存储的数据信息。
2.根据权利要求1所述的静态随机存取存储电路，其特征在于，所述存储单元包括交叉耦接的第一反相器和第二反相器。
3.根据权利要求2所述的静态随机存取存储电路，其特征在于，所述第一反相器包括第一PMOS管和第一NMOS管；
所述第一PMOS管的栅端与所述第一NMOS管的栅端耦接，并与所述第二反相器耦接；所述第一PMOS管的源端与预设的电源电压耦接；所述第一PMOS管的漏端与所述第一NMOS管的漏端耦接，并作为第一电压节点；所述第一NMOS管的源端与地电压耦接。
4.根据权利要求3所述的静态随机存取存储电路，其特征在于，所述第二反相器包括第二PMOS管和第二NMOS管；
所述第二PMOS管的栅端与所述第二NMOS管的栅端耦接，并与所述第一电压节点耦接；所述第二PMOS管的源端与所述电源电压耦接；所述第一PMOS管的漏端与所述第二NMOS管的漏端耦接，并作为第二电压节点；所述第二NMOS管的源端与地电压耦接。
5.根据权利要求4所述的静态随机存取存储电路，其特征在于，所述读取控制单元包括第五NMOS管和第六NMOS管；
所述第五NMOS管的栅端与预设的读取字线耦接；所述第五NMOS管的源端与所述第六NMOS管的漏端耦接；所述第五NMOS管的漏端与预设的读取位线耦接；
所述第六NMOS管的栅端与所述第二电压节点耦接；所述第六NMOS管的源端与地电压耦接。
6.根据权利要求5所述的静态随机存取存储电路，所述写入控制单元包括写入字线、次级写入字线、第三NMOS管、第四NMOS管、第三PMOS管和第七NMOS管；
所述第三NMOS管的栅端与所述次级写入字线耦接；所述第三NMOS管的源端与预设的写入位线耦接；所述第三NMOS管的漏端与所述第一电压节点耦接；
所述第四NMOS管的栅端与所述次级写入字线耦接；所述第四NMOS管的源端与所述写入反位线耦接；所述第四NMOS管的漏端与所述第二电压节点耦接
所述第三PMOS管的栅端与所述写入字线耦接；所述第三PMOS管的源端与所述次级写入字线耦接；所述第三PMOS管的漏端与位线选取信号耦接；
所述第七NMOS管的栅端与所述写入字线耦接；所述第七NMOS管的源端与地电压耦接；所述第七NMOS管的漏端与所述次级写入字线耦接。
7.一种静态随机存取存储器，其特征在于，包括一个以上权利要求1-6任一项所述的静态随机存取存储电路。
8.根据权利要求7所述的静态随机存取存储器，其特征在于，位于同一行的静态随机存取存储电路共用写入字线，位于同一行的静态随机存取存储电路共用写入位线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710422183.X/1.html，转载请声明来源钻瓜专利网。
