[发明专利]一种消除衬偏效应的深亚微米CMOS自举开关

说明书

技术领域

本发明属于模拟/混合信号集成电路领域，特别涉及一种消除衬偏效应的深亚微米CMOS自举开关。

背景技术

单个MOS晶体管是良好的开关器件，广泛应用于数字集成电路。但是，由于MOS晶体管导通电阻会随输入信号变化，当用于开关模拟信号时，会引起非线型失真。以NMOS晶体管为例，单个NMOS晶体管的导通电阻可写作

上式中k是与工艺参数和晶体管尺寸有关的常数，V_gs表示NMOS晶体管栅源电压差，V_thn表示NMOS晶体管的阈值电压。由于NMOS晶体管栅源电压差随输入信号变化，NMOS晶体管导通电阻也会随输入信号变化，从而使信号发生扭曲。为了解决MOS晶体管导通电阻随输入信号变化的问题，现在广泛采用自举开关的方法。

自举开关的工作周期分作采样相和保持相。如图1所示，在时钟信号CLK的驱动下，在采样相，NMOS晶体管N1导通，输入信号VIN被连接到采样电容C1的上极板给采样电容C1充电；在保持相，NMOS晶体管N1截止，输入信号与采样电容C1的连接被断开，信号被保持在电容C1上。

在采样相，NMOS晶体管N1的栅极与源极间保持一恒定的电压差；这样，根据(1)式，在采样相，NMOS晶体管N1的导通电阻为线型电阻。在保持相，NMOS晶体管N1的栅被连接到地，NMOS晶体管N1截止，输入信号与采样电容C1的连接被断开。在NMOS晶体管N1截止瞬间，输入信号VIN被采样并保持在采样电容C1上。

在保持相，电容C2被连接到电源和地之间进行充电，一直充电到电容C2两电极间电压为电源电压VCC；在保持相，开关S1连接到地，NMOS晶体管N1的栅被连接到地，NMOS晶体管N1截止。

在采样相，开关S1断开，与此同时电容C2断开与电源和地之间的连接，被连接到NMOS晶体管N1的栅极和源极间。由于电容C2的电压保持功能，NMOS晶体管N1的栅极和源极间的压差维持不变，为电源电压VCC；NMOS晶体管N1的栅极电平等于输入信号VIN加上电源电压VCC。

由于衬偏效应，(1)式中V_thn也随输入信号变化。传统的自举开关虽然解决了栅源电压差随输入信号变化引入非线型的问题，但是没有解决衬偏效应引入的非线型问题。另外传统的自举开关输入信号范围有限。由于自举开关一般需要通过电荷泵把电压升到超过电源电压的水平，传统的自举开关还存在可靠性的问题。传统的自举开关由于设计问题，还存在线型性差的问题。

发明内容

为了克服上述问题，本发明提供一种消除衬偏效应的深亚微米CMOS自举开关，可用作采样电路的采样开关，以提高采样电路的带宽和采样率。

本发明的目的通过如下技术方案来实现的：一种消除衬偏效应的深亚微米CMOS自举开关，包括NMOS晶体管N1、NMOS晶体管N3～N7、PMOS晶体管P2～P4、电容C2和公共节点；所述NMOS晶体管N1的源极作为自举开关的输入端，漏极作为自举开关的输出端，输出端接对地电容C1；所述NMOS晶体管N1的栅极分别与PMOS晶体管P2的栅极、NMOS晶体管N3的漏极、PMOS晶体管P4的漏极、NMOS晶体管N6的栅极、NMOS晶体管N7的栅极连接，NMOS晶体管N1的源极与NMOS晶体管N7的漏极连接；NMOS晶体管N7的源极与NMOS晶体管N6的源极连接，且经公共节点分别与NMOS晶体管N4的漏极、NMOS晶体管N5的源极、电容C2的下极板、NMOS晶体管N1的衬底连接；所述NMOS晶体管N6的漏极分别与PMOS晶体管P4的栅极、NMOS晶体管N5的漏极、PMOS晶体管P3的漏极连接；所述PMOS晶体管P2的漏极分别与电容C2的上极板、PMOS晶体管P4的源极连接；PMOS晶体管P2的衬底与漏极连接，源极接电源VCC；PMOS晶体管P3的源极接电源VCC；PMOS晶体管P4的衬底与漏极连接；所述NMOS晶体管N4的源极、NMOS晶体管N3的源极分别接地，NMOS晶体管N4的栅极与NMOS晶体管N3的栅极连接并同时接时钟信号CLKN；PMOS晶体管P3的栅极与PMOS晶体管N5的栅极连接并同时接时钟信号CLK，所述时钟信号CLK与时钟信号CLKN互为相反的时钟信号。