[发明专利]一种减小数字控制延时对LCL型并网逆变器影响的控制方法

说明书

技术领域

本发明涉及LCL型并网逆变器控制方法领域，特别是涉及一种减小数字控制延时对LCL型并网逆变器影响的控制方法。

背景技术

在传统化石能源逐渐匮乏，污染日益严重的背景下，光伏与风能等新能源并网发电的应用得到长足发展。伴随着光伏和风能等新能源渗透率的不断提高，并网逆变器对配电网的稳定性和电能质量带来很大的挑战。LCL型并网逆变器为三阶缺项系统，考虑到LCL谐振尖峰的存在，系统开环不稳定。对于谐振尖峰的抑制已有多种控制方案，其中基于电容电流负反馈的有源阻尼控制方案仅在谐振频率处抑制谐振尖峰，不改变系统低频开环增益又不影响高频谐波衰减，仅在谐振尖峰处削弱谐振幅值响应，是一种应用较广的方案。

电容电流有源阻尼负反馈谐振尖峰抑制方案，其物理意义上可等效为在电容两端并联电阻，从而达到抑制谐振尖峰效果。由于并网逆变系统一般采用数字控制实现，通常会引入采样零阶保持半拍与PWM加载半拍延时。考虑到数字控制延时引入后，一方面降低了系统开环传递函数的相角裕度，影响动态特性；此外，该延时严重影响了有源阻尼LCL滤波器的阻抗特性，系统谐振频率落在不同的频段，LCL阻抗特性差异较大。由此，LCL滤波器谐振频率的设计与开关频率的选取不再独立，两者相互耦合，一旦选取失配，系统最小相位属性难以保证，入网电流稳定性受到挑战。考虑到低开关频率与电网阻抗时，该情况更甚。

发明内容

为了解决上述存在的问题，本发明提供一种减小数字控制延时对LCL型并网逆变器影响的控制方法，能够消除了PWM加载延时，并结合采样零阶保持延时对LCL有源阻尼阻抗特性的影响，提出补偿有源阻尼内环谐振频率段延时的补偿环节，提高系统控制频率与LCL滤波器谐振频率的相互兼容性，为达此目的，本发明提供一种减小数字控制延时对LCL型并网逆变器影响的控制方法，该方法依照以下步骤实施：

步骤1为PWM即时加载调制方式：以采样计算延时满足tc1＝0.5T为界限，划分PWM比较方式区间，即在占空比dk<0.5时采用高有效比较方式，在dk>0.5情况下采用低有效比较方式，那么在控制整个时间段，占空比dk的可取范围为(0，1)，解决了PWM即时加载占空比dk受限问题；

步骤2补偿了电容电流负反馈内环在谐振频率段的零阶保持器半拍延时：对于电容电流负反馈有源阻尼内环零阶保持器延时的补偿，提出以一阶高通环节加以补偿，在谐振频率段近似补偿由零阶保持器的等效惯性环节引入的延时。

本发明的进一步改进，步骤一具体步骤如下：

步骤1.1，在DSP载波三角波峰值处进入中断进行采样，其中采样等待时间为tc2，软件控制算法计算时间为tc1-tc2，ur为三角载波幅值，um为控制器输出的调制波，并在计算完毕后立即装载更新；

步骤1.2，在三角波峰值处进入中断，经计算得到当前拍的控制量um，进一步软件判断um对应当前占空比dk的大小，当dk<0.5时，PWM比较方式设置为高有效比较方式；当dk>0.5时，PWM比较方式通过软件修改为低有效比较方式，此时DSP内部的计数器需与(1-dk)对应的数字量进行比较，而非dk，即在第k+1至k+2拍之间，计数器不再与um对应比较，而是与tc3处1-dk对应的数字量进行比较，进而翻转PWM波，考虑到在第k+1拍之前PWM波已置低，所以在比较点tc3到来之前一直保持该低电平状态，在tc3处到达比较点，本为电平翻转处，但由于PWM比较方式已修改为低有效，所以经tc3处不翻转电平，继续保持低电平，直至计数器到达tc4处，电平翻转为高电平。此后，在占空比大于0.5的时间段由于高电平的恢复，PWM低有效比较状态达到稳态并恢复正常；

步骤1.3，同理可以得到占空比由大于0.5切换为小于0.5时，如波形所示，其高电平状态会持续保持，即在第k+3拍之前为高电平，同时第k+3拍后已切换为高有效比较方式，在tc5处得到比较且继续维持高电平状态，直至tc6处得以电平翻转；

步骤1.4，考虑到占空比由小于0.5变为大于0.5时会出现比较方式切换处占空比缺失，由占空比大于0.5变为小于0.5时会出现占空比增大的情况，在控制软件进入中断程序后，应该首先判断上一周期占空比的大小，并作为条件用以修改PWM比较方式，若占空比由小于0.5变为大于0.5时，则在进入三角波峰值后将PWM状态由低置高；占空比由大于0.5变为小于0.5时，则将PWM状态由高置低，补偿了系统在占空比在切换处引入的PWM丢失或增加现象。

本发明的进一步改进，步骤二具体步骤如下：