[发明专利]具有多个接触插塞的装置及其制造方法

说明书

一种具有多个接触插塞的装置及其制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。

技术领域

本揭露是有关于一种多个接触插塞的制造方法，且特别是有关于一种根据各个接触插塞的需求，例如：深宽比或电阻率，制造多个接触插塞的方法。

背景技术

在晶体管制造中，金属被用以形成接触插塞和金属栅极。接触插塞被用来连接至晶体管的源极和漏极区以及栅极。

在形成接触插塞的一般制造制程中，第一源极/漏极接触插塞是形成于第一层间介电层中，且第一源极/漏极接触插塞电性连接至源极/漏极区。然后，形成接触蚀刻停止层和第二层间介电层，以及形成栅极接触开口并延伸至第二层间介电层、接触蚀刻停止层和第一层间介电层中，以暴露出下方的金属栅极。源极/漏极接触开口也形成并延伸至第二层间介电层和接触蚀刻停止层中，以暴露出第一源极/漏极接触插塞。然后，以导电材料填充栅极接触开口和源极/漏极接触开口，以形成栅极接触插塞和第二源极/漏极接触插塞。在此制程中所形成的接触插塞可能有空洞形成于其中的困扰，特别是具有高深宽比的栅极接触插塞。

发明内容

根据本揭露的一些实施例，方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。上述方法还包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成下源极/漏极接触插塞，所述下源极/漏极接触插塞电性耦合至源极/漏极区。下源极/漏极接触插塞穿过第一层间介电层和第二层间介电层。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞穿过第三层间介电层。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。

根据本揭露的一些实施例，方法包括形成具有栅极堆叠以及位于栅极堆叠的一侧的源极/漏极区的晶体管，其中栅极堆叠位于第一层间介电层中；以及，形成下源极/漏极接触插塞，所述下源极/漏极接触插塞电性耦合至源极/漏极区。在第一制程操作中，栅极接触插塞被形成于栅极堆叠上方并接触栅极堆叠。在第二制程操作中，上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。蚀刻停止层是形成于上源极/漏极接触插塞和栅极接触插塞上方，并接触上源极/漏极接触插塞和栅极接触插塞。

根据本揭露的一些实施例，装置包括第一层间介电层、于第一层间介电层中的栅极堆叠、于第一层间介电层上方的第二层间介电层、相邻于栅极堆叠的源极/漏极区域，以及位于源极/漏极区域上方并耦合至源极/漏极区域的下源极/漏极接触插塞。下源极/漏极接触插塞穿过第一层间介电层和第二层间介电层。上源极/漏极接触插塞位于下源极/漏极接触插塞上方并接触下源极/漏极接触插塞。栅极接触插塞位于栅极堆叠上方并接触栅极堆叠。上源极/漏极接触插塞以及栅极接触插塞是由不同材料所形成。

附图说明

通过以下详细说明并配合附图阅读，可更容易理解本揭露。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明的用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。

图1至图26为根据一些实施例的形成晶体管的中间制程的立体图和剖面图；

图27是根据一些实施例绘示形成晶体管和接触插塞的制程流程图。

具体实施方式