[发明专利]用于介电阻隔层的衬垫层

说明书

本发明关于一种用于介电阻隔层的衬垫层。可在介电材料内部分形成二端记忆体装置，该介电材料呈电气绝缘且操作为使运用于集成电路制造中金属粒子扩散缓和的阻隔层。此介电材料可通过含硅衬垫保护而免因对介电材料具有侵蚀性的其它制造程序(例如：CMP、HF清洁等)而受到影响。使用含硅衬垫可使待保留的介电材料的厚度极小，并且可促使形成二端记忆体装置的相邻材料表面之间的阶梯高度差达到小于约五埃的等级。此小阶梯高度差可产生优异的切换特性，当下伏于二端记忆体装置的切换层时尤其如此。

相关申请案交互参照

本申请案主张2016年6月15日提出申请的题为“SILICON CONTAINING MATERIALLINER FOR DIELECTRIC BLOCK LAYER”的美国临时专利申请案第62/350,299号的优惠。该申请案完整合并于本文中作为参考。

技术领域

本发明大体上关于衬垫，其包括含硅材料或上覆于二端记忆体装置的介电阻隔层的另一材料，举例来说，用以保护该阻隔层免于CMP及清洁程序影响，或改善记忆体装置表面的表面平坦度，或降低相邻表面之间的阶梯高度差。

背景技术

电阻性切换记忆体(resistive-switching memory)在集成电路技术领域里代表新近的新发明。尽管许多电阻性切换记忆体技术仍在开发阶段，本申请发明人已示范电阻性切换记忆体的各种技术概念，并且该等技术概念是在一或多个验证阶段用以证实或驳斥相关理论或技术。本申请发明人相信电阻性切换记忆体技术展示令人信服的证据，可在半导体电子产业保持超越竞争技术的实质优点。

本申请发明人相信电阻性切换记忆体单元可经组态而具有电阻值不同的多种状态。举例来说，对于单一位单元(bit cell)，电阻性切换记忆体单元可经组态而处于较低电阻状态、或交替地处于较高电阻状态。多位单元可能随着各别电阻而具有附加状态，该等附加状态彼此不同，而且与该较低电阻状态及该较高电阻状态不同。电阻性切换记忆体单元不同的电阻状态代表不同的逻辑信息状态，有助于数字记忆体操作。因此，本申请发明人相信许多此类记忆体单元的阵列可提供数字记忆储存的许多位(bits)。

本申请发明人已成功诱使电阻性切换记忆体响应于外部条件进入一种或另一种阻性状态。因此，就晶体管而言，可将施加或移除外部条件用于编程或解编程(例如：抹除)记忆体。此外，取决于实体构造及电气配置，电阻性切换记忆体单元大体上可维持经编程或经解编程状态。可能需要满足其它条件(例如：存在最小操作电压、存在最小操作温度等等)、或不满足条件才可维持一状态，端视记忆体单元装置的特性而定。

本申请发明人已推出数项实际利用电阻性切换技术用以包括基于晶体管的应用的提案。举例来说，电阻性切换组件通常至少部分理论化成运用于数字信息电子储存的金属氧化物半导体(MOS)类型记忆体晶体管的可行替代方案。电阻性切换记忆体装置的模型在非挥发性FLASH MOS类型晶体管方面提供一些潜在的技术优点。

鉴于上述，本申请发明人想要持续开发电阻性切换技术的实际应用。

发明内容

以下介绍本说明书的简化内容，以便对本说明书的一些态样有基本的了解。本内容不是本说明书的延伸概述。用意不在于确定本说明书的重要或关键组件，也不在于叙述本说明书任何特定具体实施例的范畴、或权利要求的任何范畴。目的是要以简化形式介绍本说明书的一些概念，作为本发明所介绍更详细说明的引言。

本发明是用来制造二端记忆体装置。制造可包含以下所列：形成上覆于金属层的阻隔层，该金属层上覆于基材形成。该阻隔层可包含使该金属层的材料扩散缓和的介电材料。形成上覆于该阻隔层的衬垫。该衬垫可包括含硅材料、高K介电材料、或另一合适的材料。形成位在该阻隔层中的贯孔，并且可能位在该衬垫中，其使该金属层曝露。在该贯孔中形成包含导电材料的导电接触层。