[发明专利]一种片上嵌入式Flash的内建自测试结构

说明书

本发明提供了一种片上嵌入式Flash的内建自测试结构，包括自定义控制模块、FBIST控制器、ERASE模块和BYPASS模块，当FBIST控制器使能后，FBIST控制器发起操作，依据内部控制器状态机与自定义控制模块和ERASE模块的相互配合，实现对其地址、读写的序列操作和擦除切换，并将读出结果与片上比较器进行测试结果比对，输出结果表征信号，测试结束时，测试完成标识跳高；实现了对FLASH的内部访问以及测试结果比较，外部仅需一个测试启动信号和控制器时钟信号，在测试结束后通过测试完成标志位与测试失效标志位表征测试结果，可以掌握FLASH的失效地址、算法执行状态、读写状态以及输出数据信息，从而为进一步的故障定位提供依据，实现芯片级或系统级嵌入式FLASH的内建自测试。

【技术领域】

本发明属于SoC、DSP等超大规模集成电路的嵌入式Flash的可测性设计技术领域，涉及一种片上嵌入式Flash的内建自测试结构。

【背景技术】

随着集成电路制造工艺步入超深亚微米阶段，嵌入式存储器在SOC片上系统芯片中占据的比例越来越大，据预测，到2016年，片上嵌入式存储器的面积将占到复杂SOC芯片面积的95％以上。

FLASH，作为一种基于浮栅技术的非挥发性存储器，具有自身独特的优点：非易失、不需特殊的外部高压即可进行电擦除和重复编程，成本低，密度大。正是基于上述特点，FLASH被越来越多地应用于嵌入式系统中。然而，随着半导体器件特性尺寸的不断缩小，包括FLASH在内的嵌入式存储器存在的缺陷类型也越来越多。如何对其进行简洁有效的高覆盖性测试，是超大规模集成电路可测性设计中亟需解决的关键问题。

目前，通过传统的功能测试方法对FLASH进行的测试，主要存在测试覆盖性低、测试时间长，测试生成困难，测试效率低下等诸多弊端。而依托EDA工具，针对片上嵌入式存储器的内建自测试技术已成为存储器的主流测试技术，但鉴于Flash的读写、擦除和编程等特点，EDA工具对Flash的内建自测试技术还不能够有效支持。

当前针对FLASH的内建自测试研究也有一些成果，“SOC嵌入式flash存储器的内建自测试设计”(微电子学与计算机2005年第22卷第4期)一文中介绍的采用硬件方式的存储器内建自测试方案，其利用一块专门的ROM存储器存储FBIST控制器所需的测试算法和测试进程信息，存储器BIST封装器采用裁剪后的IEEE1500结构，所有的测试命令和结果都通过WSI/WSO串行输入输出。该结构硬件开销较大，测试指令的执行需要依托IEEE1500结构，测试控制较为复杂；尤其对于内嵌的多组FLASH存储器，该方法需要有较大的硬件开销，并且该方法通过总线接口模块将系统总线与FBIST控制器连接，在一定程度上依赖处理器的功能和软件的支持，仍然没有摆脱功能性测试的范畴。

【发明内容】

本发明的目的在于提供一种结构独立、测试控制简单的片上嵌入式Flash的内建自测试结构，完全意义上实现芯片级或系统级嵌入式FLASH的内建自测试。

为实现上述目的，本发明采用以下技术方案：

一种片上嵌入式Flash的内建自测试结构，包括自定义控制模块、FBIST控制器、ERASE模块和BYPASS模块；

自定义控制模块用于擦除操作和读写操作的状态控制与调度；

FBIST控制器为读写操作的算法实现电路，FLASH的读出数据通过FBIST控制器内部比较器与期望值进行自动比对，FBIST控制器读写操作的执行受控于自定义控制模块，通过测试流程控制实现对控制信号的接收、停止或唤醒算法执行以及擦除操作的执行；

ERASE模块在自定义控制模块的调度下负责控制FLASH的擦除操作；

BYPASS模块用于实现电路全扫描测试模式下的FLASH旁路功能；