[发明专利]半导体器件及其形成方法

说明书

本发明的实施例公开了一种半导体器件以及形成半导体器件的方法。牺牲薄膜用于图案化对半导体结构的接触件，例如对晶体管的源极/漏极区的接触件。接触件可以包括沿平行于栅电极的轴线的锥形轮廓，以使在接触件远离源极/漏极区延伸时接触件的最外侧宽度减小。

技术领域

本发明的实施例涉及半导体领域，并且更具体地，涉及半导体器件及其形成方法。

背景技术

金属氧化物半导体场效应晶体管(FET或MOSFET)在集成电路(IC)中广泛使用。为了增加在IC中的MOSFET的密度，诸如MOSFET的栅极长度LG的物理尺寸显著地减小。具有短LG的MOSFET可能遭受不希望的短沟道效应(SCE)，例如，高断开状态漏电流和高漏感势垒降低。

为了抑制具有短栅极长度LG的晶体管中的SCE，可以采用多栅极场效应晶体管(MuGFET)体系结构。与平面器件结构相比，MuGFET通过栅电极具有更好的沟道电势静电控制。MuGFET包括诸如双栅极晶体管和三栅极或三重栅极晶体管的示例。双栅极晶体管也被称为双栅极FinFET。三栅极晶体管也被称为三栅极FinFET或仅仅是FinFET。双栅极或三栅极器件采用类似于鳍的沟道。导通状态或饱和驱动电流IDsat在鳍中流动，以实现单位占用空间或布局面积的高电流密度。

其他MuGFET包括pi栅极、omega栅极、环绕型栅极(SG)或全包围型栅极(GAA)结构，其中静电栅极控制进一步提升。SG晶体管具有与纳米线相似的沟道，其中纳米线可以水平或竖直定位。对于水平纳米线晶体管，多个水平定位的纳米线沟道可以竖直堆叠。

发明内容

根据本发明的实施例，提供了一种形成半导体器件的方法。该方法包括：在鳍的源极/漏极区和与鳍相邻的隔离区的上方形成牺牲薄膜；移除牺牲薄膜的在隔离区上方的第一部分以形成第一凹口，保留牺牲薄膜的在源极/漏极区上方的第二部分；以及在第一凹口中形成介电层。该方法还包括移除牺牲薄膜的第二部分以形成第二凹口以及在第二凹口中形成导电层。

根据本发明的实施例，提供了一种形成半导体器件的方法。该方法包括：在半导体结构上方形成第一栅电极和第二栅电极；在第一栅电极和第二栅电极之间形成第一牺牲薄膜；以及图案化第一牺牲薄膜以使第一牺牲薄膜的剩余部分保留在半导体结构的上方并且使得第一凹口在第一牺牲薄膜的剩余部分的相对侧上形成在第一栅电极和述栅第二电极之间。该方法还包括在第一凹口中形成层间电介质(ILD)；移除第一牺牲薄膜的剩余部分以形成第二凹口；以及在第二凹口中形成导电部件。

根据本发明的实施例，提供了一种半导体器件。该半导体器件包括：在半导体结构上方的栅电极，半导体结构具有第一源极/漏极区、第二源极/漏极区以及介于第一源极/漏极区和第二源极/漏极区之间的沟道区，栅电极位于沟道区上方；在栅电极上方的栅极掩模；沿栅电极和栅极掩模的侧壁的侧壁间隔件，其中，侧壁间隔件的上部表面从栅极掩模的上部表面凹陷。该半导体器件还包括与侧壁间隔件相邻的接触件，接触件电连接至第一源极/漏极区，其中接触件接触栅极掩模的上部部分的侧壁。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本公开的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A至图13D示出根据一些实施例的制造过程中的各种中间过程步骤。

图14A至图17B示出了可以与其他公开的实施例结合使用的各种视图。

图18A至图28D示出了根据一些实施例的制造过程中的各种中间过程步骤。

具体实施方式