[发明专利]一种半导体器件及其制作方法、电子装置

权利要求书

1.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括逻辑区域和闪存区域，在所述逻辑区域和闪存区域的半导体衬底之上形成栅极氧化层；

在所述闪存区域的栅极氧化层上形成浮栅材料层和位于所述浮栅材料层之上的隔离材料层；

形成覆盖所述栅极氧化层和所述隔离材料层的栅极材料层；

图形化所述栅极材料层以在所述逻辑区域形成逻辑栅极，并在所述闪存区域的所述栅极材料层中形成隔离层窗口，以暴露下方的所述隔离材料层；

图形化所述闪存区域的所述栅极材料层、所述隔离材料层和所述浮栅材料层，以形成选择栅堆叠结构，所述选择栅堆叠结构包括位于所述半导体衬底之上的第一浮栅、位于所述第一浮栅之上的第一隔离层和位于所述第一隔离层之上的选择栅，以及形成在所述选择栅中的所述隔离层窗口；

形成覆盖所述栅极氧化层和所述逻辑栅极和所述选择栅堆叠结构的间隙壁材料层；图形化所述间隙壁 材料层，以去除所述间隙壁材料层位于所述栅极氧化层表面以及所述逻辑栅极和所述选择栅堆叠结构顶部的部分，保留位于所述逻辑栅极和所述选择栅堆叠结构侧壁上的部分，从而在所述逻辑栅极和所述选择栅堆叠结构的侧壁上形成间隙壁；去除所述间隙壁材料层的同时去除所述第一隔离层位于所述隔离层窗口底部的部分，以暴露所述隔离层窗口下方的所述第一浮栅。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，

在图形化所述闪存区域的所述栅极材料层、所述隔离材料层和所述浮栅材料层，以形成选择栅堆叠结构的同时还形成控制栅堆叠结构，所述控制栅堆叠结构包括在所述闪存区域的半导体衬底上依次堆叠设置的第二浮栅、第二隔离层和控制栅。

3.根据权利要求2所述的半导体器件的制作方法，其特征在于，还包括：

形成覆盖所述栅极氧化层和所述逻辑栅极、所述控制栅堆叠结构和所述选择栅堆叠结构的间隙壁材料层；

图形化所述间隙材料层，以去除所述间隙壁材料层位于所述栅极氧化层表面以及所述逻辑栅极、所述控制栅堆叠结构和所述选择栅堆叠结构顶部的部分，保留位于所述逻辑栅极、所述控制栅堆叠结构和所述选择栅堆叠结构侧壁上的部分，从而在所述逻辑栅极、所述控制栅堆叠结构和所述选择栅堆叠结构的侧壁上形成间隙壁。

4.根据权利要求3所述的半导体器件的制作方法，其特征在于，还包括：

形成覆盖所述栅极氧化层、所述逻辑栅极、所述控制栅堆叠结构和所述选择栅堆叠结构的硅化物遮蔽层；

图形化所述硅化物遮蔽层，以露出拟形成硅化物的区域，所述拟形成硅化物的区域包括所述逻辑栅极顶部、控制栅顶部、所述选择栅堆叠结构中所述隔离层窗口底部以及源漏区；

在所述拟形成硅化物的区域中形成金属硅化物；

去除所述硅化物遮蔽层。

5.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述逻辑栅极、所述控制栅和所述选择栅均由单层多晶硅构成。