[发明专利]一种沟槽结势垒肖特基二极管及其制作方法

说明书

本发明提供一种沟槽结势垒肖特基二极管的制作方法，其中包括：步骤一、提供用于制作器件的衬底，并且在衬底正面生长外延层；步骤二、在外延层上制作场限环区和预备主结区，预备主结区用于提供第一离子注入；步骤三、在除场限环区以外的外延层上刻蚀结势垒凹槽，其中在预备主结区刻蚀主结凹槽，并对结势垒凹槽和主结凹槽进行第二离子注入；步骤四、在衬底背面制作欧姆接触；步骤五、在器件正面制作钝化层和肖特基接触；步骤六、在器件正面制作金属电极并进行钝化。本发明还提供一种沟槽结势垒肖特基二极管。本发明能够在有效屏蔽肖特基表面电场的同时降低主结电场聚集效应，纵向增加主结面积，提升耐压特性。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种沟槽结势垒肖特基二极管及其制作方法。

背景技术

现代科技对半导体功率器件的体积，可靠性，耐压，功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小，由于短沟道效应等物理规律和制作成本的限制，主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。碳化硅具有比硅更大的禁带宽度，相比同等耐压等级的硅功率器件具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代集成电路半导体材料，具有广阔的应用前景。

在碳化硅二极管中，沟槽型结势垒肖特基结构(TJBS)是结势垒肖特基(JBS)结构的一种改进结构，该结构通过挖槽后再进行P型注入将形成的结势垒深入到器件内部，能够进一步降低肖特基表面电场，有效抑制肖特基势垒降低效应，排除隧穿电流对最高阻断电压的限制，在高速、高耐压的碳化硅二极管领域具有很大的优势。

而在现有技术中，设计结势垒肖特基(JBS)二极管器件时，出于工艺误差考虑，为保证PN结势垒区完全覆盖肖特基电极金属，最外围的PN结要宽于其它位置的PN结，称为主结；然而对于沟槽型结势垒肖特基二极管，一般在整个主结区全部挖槽后再P注入形成结势垒，主结深入器件内部，则在施加反向偏压时拐角处因为PN结曲率半径小，容易形成电场聚集，击穿往往过早地发生在主结拐角处，而非拐角处的PN结还未充分耗尽，致使器件不能有效利用主结承担高反向电压。如果不经过挖槽而注入形成，则此PN结势垒会因为PN结位置不够深入器件内部而影响其电场屏蔽效果。

因此，亟需一种新型沟槽型结势垒肖特基结构(TJBS)，解决主结拐角处易发生电场击穿的问题，提高沟槽型结势垒肖特基二极管的性能。

发明内容

本发明提供的沟槽结势垒肖特基二极管及其制作方法，能够针对现有技术中传统主结结构容易引起电场聚集的不足，有效消除主结易发生电场击穿的问题。

第一方面，本发明提供一种沟槽结势垒肖特基二极管的制作方法，其中包括：

步骤一、提供用于制作器件的衬底，并且在衬底正面生长外延层；

步骤二、在所述外延层上制作场限环区和预备主结区，所述预备主结区用于提供第一离子注入；

步骤三、在除所述场限环区以外的所述外延层上刻蚀结势垒凹槽，其中在所述预备主结区刻蚀主结凹槽，并对所述结势垒凹槽和所述主结凹槽进行第二离子注入；

步骤四、在所述衬底背面制作欧姆接触；

步骤五、在所述器件正面制作钝化层和肖特基接触；

步骤六、在所述器件正面制作金属电极并进行钝化。

可选地，上述器件的衬底为N⁺-SiC衬底，所述外延层为N^--SiC外延层。

可选地，上述步骤二和所述步骤三可以交换。

可选地，上述步骤二中的第一离子注入和所述步骤三中的第二离子注入均为Al离子注入。