[发明专利]一种集成电路及印刷电路板

说明书

技术领域

本申请涉及电子电路技术领域，尤其涉及一种集成电路及印刷电路板。

背景技术

现有技术中，无论是模拟集成电路还是数字集成电路，一般都需要在印刷电路板上，为芯片在输入电源管脚处安装输入去耦电容。

图1示出了现有技术中集成电路连接输入去耦电容的结构示意图，L2为分离元件电容C1的寄生电感，L1为电容C1至实际集成电路的寄生电感(包括印刷电路板上走线的寄生电感，集成电路封装引线的寄生电感，以及集成电路内部金属走线的寄生电感)，同理，L3为连接在地线上的寄生电感。

如图1所示，一般此电容连接于输入电源管脚和地管脚之间，其电容值一般为0.1微法至10微法之间。其原因在于集成电路中存在电流波动，且实际供电电源可能距离被供电的集成电路较远，之间通过较长的连线连接，此电源线和地线都存在较大的寄生电感，如果集成电路中电流波动就会引起其内部实际的电源电压波动，如果电压波动较大，会引起集成电路功能失效。

但现有技术的缺点在于，这些输入去耦电容(decoupling capacitor)会占用较大的印刷电路板面积，不利于电路和系统的小型化，例如更小的蓝牙耳机更受用户青睐。另外这些去耦电容也需要额外的采购成本，其焊接也需要额外的焊接成本。

发明内容

本申请实施例提出了一种集成电路及印刷电路板，以解决现有技术中输入去耦电容占用较大的印刷电路板面积，不利于电路和系统的小型化、成本较高等技术问题。

第一个方面，本申请实施例提供了一种集成电路，包括：集成电路模块和集成式去耦电容，所述集成式去耦电容包括一个或多个分布式电容，所述分布式电容连接于所述集成电路模块的电源线和地线之间。

第二个方面，本申请实施例提供了一种印刷电路板，包括上述集成电路、以及电源端和地线端，所述电源端连接所述电源线、所述地线端连接所述地线。

有益效果如下：

本申请实施例所提供的技术方案，集成了输入去耦电容，有利于电路和系统的小型化，减少了物料成本，减小了焊接成本以及焊接时间(相应的缩短了生产时间)，此外，还有利于减小等效寄生电感的影响。

附图说明

下面将参照附图描述本申请的具体实施例，其中：

图1示出了现有技术中集成电路连接输入去耦电容的结构示意图；

图2示出了本申请实施例中集成电路的结构示意图；

图3示出了本申请实施例中集成式去耦电容的一种结构示意图；

图4示出了本申请实施例中集成式去耦电容的另一结构示意图；

图5示出了本申请实施例中集成式去耦电容的另一结构示意图；

图6示出了本申请实施例中集成式去耦电容的另一结构示意图；

图7示出了本申请实施例中集成电路内金属层的结构示意图。

具体实施方式

为了使本申请的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。并且在不冲突的情况下，本说明中的实施例及实施例中的特征可以互相结合。

针对现有技术的不足，本申请实施例提出了一种集成电路和印刷电路板，下面进行说明。

图2示出了本申请实施例中集成电路的结构示意图，如图所示，所述集成电路可以包括：集成电路模块和集成式去耦电容，所述集成式去耦电容包括一个或多个分布式电容，所述分布式电容连接于所述集成电路模块的电源线和地线之间。

图2中以5个分布式电容(C1～C5)为例进行了示意，具体实施时，本领域技术人员可以根据实际需要设置电容数量，本申请对此不作限制。

本申请实施例所提供的集成电路，集成了输入去耦电容，有利于电路和系统的小型化，减少了物料成本，减小了焊接成本以及焊接时间(相应的缩短了生产时间)，此外，还有利于减小等效寄生电感的影响。

实施中，所述集成电路模块可以由多层金属形成器件之间的互连，所述集成式去耦电容可以置于互连金属左右之间的空闲区域，或者，置于互连金属上下之间的空闲区域。

实施中，所述集成式去耦电容可以包括多个金属层、以及位于相邻两个金属层之间的中间层，所述中间层包括介电层和填充金属层，所述中间层的厚度大于所述相邻两个金属层中任一金属层的厚度。

本申请实施例下面以两个金属层为例进行说明。