[发明专利]一种降低碱性蚀刻时出现电镀夹膜的工艺方法

说明书

本发明公开了一种降低碱性蚀刻时出现电镀夹膜的工艺方法，在用正片工艺制作外层线路时，图形电镀过程中，电镀锡的电镀参数为1.1ASD×8min，退膜工序中，在退膜缸中的喷嘴处设置滤网，退膜缸内的退膜液在循环使用时先通过滤网过滤掉退膜液中的膜渣后再通过喷嘴喷出。本发明方法解决了图形电镀线路时常出现电镀夹膜的问题，降低了线路板的报废率，并降低了线路板的生产成本，提高线路板的品质。

技术领域

本发明涉及印制线路板生产技术领域，尤其涉及一种降低碱性蚀刻时出现电镀夹膜的工艺方法。

背景技术

随着PCB行业的迅速发展，PCB逐渐迈向高精密细线路、小孔径、高纵横比(6:1-10:1)方向发展，PCB板的高精密化、孔径细小化、高厚径比化和线距窄化的发展趋势增加了线路板制作的难度，制作外层线路时，在图形电镀工序中常出现电镀夹膜的问题，如孔铜要求20-25μm，线距≤4mil的PCB，一般在生产过程中都存在电镀夹膜的问题；电镀夹膜会造成线路短路，影响PCB上的外层线路在进行AOI检查时的一次良品率，而且严重夹膜或夹膜点数多的情况下不能修理，会直接导致PCB报废，增加了PCB的报废率，进而提高了PCB的生产成本。

发明内容

本发明针对现有印制线路板的制作过程中，在图形电镀时常出现电镀夹膜的问题，提供一种降低碱性蚀刻时出现电镀夹膜的工艺方法，该方法解决了图形电镀线路时常出现电镀夹膜的问题，降低了线路板的报废率，同时降低了线路板的生产成本，提高线路板的品质。

为了解决上述技术问题，本发明提供了一种降低碱性蚀刻时出现电镀夹膜的工艺方法，在用正片工艺制作外层线路时，图形电镀过程中，电镀锡的电镀参数为1.1ASD×8min；退膜工序中，在退膜缸中的喷嘴处设置滤网，退膜缸内的退膜液在循环使用时先通过滤网过滤掉退膜液中的膜渣后再通过喷嘴喷出。

优选地，对于外层线路的线距≤0.08mm的，电镀锡时采用脉冲电镀方式生产。

优选地，对于孔铜铜厚要求20μm的线路板，在制作外层线路前的全板电镀工序中将孔铜铜厚加镀至8-10μm。

优选地，对于孔铜铜厚要求25μm的线路板，在制作外层线路前的全板电镀工序中将孔铜铜厚加镀至10-15μm。

优选地，在退膜工序中，退膜速度为4m/min。

优选地，所述滤网每2.5min清理一次。

优选地，在用正片工艺制作外层线路时，其中的贴膜采用厚度为40μm或50μm的干膜。

与现有技术相比，本发明的有益效果是：

本发明通过控制电镀锡时的电镀参数，防止上锡速度过快，从而防止锡层过厚形成夹膜；且针对外层线路分布差异大、线距≤0.08mm的线路板，电镀锡时采用脉冲电镀方式生产，可在锡层性能达到指标的前提下，有效减薄锡层的厚度，降低了因独立孔环及线路图形分布差异大，使独立线间/独立孔位间造成的夹膜不良问题；在退膜时，设定合适的退膜速度确保退膜干净，并在退膜缸的喷嘴处设置滤网，缸内的退膜液在循环使用并通过喷嘴喷出时，先通过滤网过滤掉退膜液中的膜渣后再通过喷嘴喷出，滤网每2.5min清理一次，将滤网中过滤的膜渣清理干净，有效提高过滤膜渣的效率，防止退膜液中的膜渣随退膜液回流循环使用时堵住喷嘴而减小喷嘴的喷出压力从而造成退膜不干净；本发明解决了图形电镀线路时常出现电镀夹膜的问题，降低了线路板的报废率，并降低了线路板的生产成本，提高线路板的品质。

具体实施方式

为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的技术方案作进一步介绍和说明。

实施例

本实施例提供一种表铜铜厚≤HOZ或≥1OZ的线路板的制作方法，尤其是其中的降低碱性蚀刻时出现电镀夹膜的工艺方法，包括以下步骤：