[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法。在半导体器件中，在形成在沟槽的内壁上/上方的栅极绝缘膜中，使得形成为覆盖沟槽的角部的栅极绝缘膜的一部分的膜厚度比形成在沟槽的侧面上/上方的栅极绝缘膜部分的一部分的膜厚度更厚。

对于相关申请的交叉引用

包括说明书、附图和摘要的于2016年6月23日提交的日本专利申请No.2016-124326的公开内容通过引用整体并入本文。

技术领域

本发明涉及半导体器件和制造该半导体器件的技术(方法)，并且涉及例如有效地应用于沟槽型功率晶体管的技术和制造沟槽型功率晶体管的技术(方法)。

背景技术

例如，在日本未审查专利申请公开No.2013-232533中描述了形成悬突形(overhang-shaped)侧壁绝缘膜以覆盖非有源区中的栅极沟槽的上边缘的技术。

发明内容

在作为功率半导体器件之一的功率晶体管中，迄今为止主要使用了使用硅衬底(Si衬底)的类型的功率晶体管(以下描述为Si功率晶体管)。然而，在使用碳化硅衬底(以下描述为SiC衬底)的类型的功率晶体管(以下描述为SiC功率晶体管)中，与Si功率晶体管相比，获得了高的击穿电压和低损耗。这是因为碳化硅(SiC)的带隙比硅(Si)大，因此其击穿电压增加，因此即使当漂移层变薄时，也能够确保击穿电压。也就是说，在SiC功率晶体管中，即使漂移层变薄也能够确保击穿电压，另外，由于漂移层变薄，SiC功率晶体管的导通电阻降低。因此，可以说具有这种特性的SiC功率晶体管适用于要具有高击穿电压的半导体产品。

关于这一点，例如，对于SiC功率晶体管的器件结构，提出了经由栅极绝缘膜在沟槽中形成栅电极的类型的所谓的沟槽栅型功率晶体管。在沟槽栅型SiC功率晶体管中，电流在半导体芯片的厚度方向(纵向)上流动，因此集成度提高。因此，通过沟槽栅型SiC功率晶体管降低导通电阻。

然而，在经由栅极绝缘膜形成栅电极的沟槽中，当栅极电压已经被施加到栅电极时，在沟槽的角部比在沟槽的侧面更容易发生电场集中。这是因为在直角形状的地方(角部)比在平坦形状的地方(侧面)更容易发生电场集中。因此，在比针对诸如沟槽的侧面的平坦位置设定的栅极绝缘膜的初始击穿电压低的电压下，从沟槽的角部生成泄漏电流，结果，在低于设计值电压的电压下，栅极绝缘膜可能在沟槽的角部破裂。特别地，在SiC功率晶体管中，难以形成诸如Si功率晶体管的具有良好的膜质量的栅极绝缘膜，并且作为改进的余地，容易使上述点明显。

根据本说明书和附图的描述，本发明的待解决的其它事项和新颖特征将变得显而易见。

根据本发明的一个实施例，提供了一种半导体器件，其在已经形成在沟槽的内壁上/上方的栅极绝缘膜中，使得已经形成在沟槽的角部上/上方以覆盖角部的栅极绝缘膜部分的一部分的膜厚度比已经形成在沟槽的侧面上/上方的栅极绝缘膜的一部分的膜厚度更厚。

根据本发明的一个实施例，可以提高半导体器件的可靠性。

附图说明

图1是示出形成功率晶体管的半导体芯片的平面布局构造的一个示例的俯视图。

图2是示出构成相关技术的沟槽栅型功率晶体管的单位晶体管的截面结构的一个示例的截面图。

图3是示出根据一个实施例的单位晶体管的截面结构的一个示例的截面图。

图4是示意性地示出在从沟槽的内壁到源极区的上表面的一部分的范围上形成的栅极绝缘膜的详细构造的一个示例的放大图。

图5是示出根据一个实施例的半导体器件的制造工序的一个示例的截面图。

图6是示出图5的工序后的半导体器件的制造工序的截面图。

图7是示出图6的工序后的半导体器件的制造工序的截面图。