[发明专利]具有3D堆叠天线的扇出型封装结构及其制备方法

说明书

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种具有3D堆叠天线的扇出型封装结构及其制备方法。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。

扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。

目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将射频芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。出于通信效果的考虑，射频芯片在使用时都会设置天线，而现有射频天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口；但由于外接天线的诸多不便，现射频天线大多直接在PCB板上layout天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价。

鉴于此，有必要设计一种新的具有3D堆叠天线的扇出型封装结构及其制备方法用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有3D堆叠天线的扇出型封装结构及其制备方法，用于解决现有射频芯片在使用时为保证天线增益，导致PCB板面积变大的问题。

为实现上述目的及其他相关目的，本发明提供一种具有3D堆叠天线的扇出型封装结构，所述封装结构包括：

芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面；

包围所述芯片结构，同时暴露出所述芯片结构上表面的塑封层；

位于所述塑封层上表面及芯片结构上表面的重新布线层，其中，所述重新布线层与所述接触焊盘电连接；

位于所述重新布线层外侧的塑封层上的3D堆叠天线，其中，所述3D堆叠天线通过所述重新布线层与所述芯片结构电连接；以及

位于所述重新布线层上的焊球凸块，其中，所述焊球凸块与所述重新布线层电连接。

优选地，所述重新布线层包括位于所述塑封层及芯片结构上表面、由交替的绝缘层和金属层构成的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。

优选地，所述3D堆叠天线包括位于所述重新布线层外侧的塑封层上表面、由交替的绝缘层和金属层构成的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。

优选地，所述封装结构还包括位于所述塑封层下表面的第二天线，其中，所述第二天线通过金属连接结构与所述3D堆叠天线电连接。

优选地，所述3D堆叠天线为矩形绕线型结构，包围所述重新布线层。

优选地，所述焊球凸块包括位于所述重新布线层上表面的金属柱，及位于所述金属柱上表面的焊球。

本发明还提供一种具有3D堆叠天线的扇出型封装结构的制备方法，所述制备方法包括：

1)提供一载体，在所述载体的一表面形成粘合层；

2)在所述粘合层的一表面形成芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面，且所述芯片结构的上表面与所述粘合层的一表面接触；