[发明专利]一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法

说明书

本发明提出了一种带自校准功能的高速脉冲信号脉宽精密控制电路，参考输入时钟通过三路PLL，同时产生三个相参、频率相同的时钟信号，FPGA通过调节每一路信号的小数分频相位累加字初始值来调节每一路PLL相对于参考输入时钟的相位，再利用同步触发信号将三个PLL同步。本发明的电路结构简单、成本低、功耗小，适合于几乎所有高速脉冲信号发生器和噶朴素串行误码仪；输出最小脉宽小、控制精度高，最小输出脉宽可达100ps，脉宽控制精度可达1ps；工作频率高，最高工作频率可达4.1GHz；具有自动校准功能，能自动补偿因环境和温度的变化引起的误差，校准电路采用纯数字化设计，校准效率极高，调试难度大幅下降。

技术领域

本发明涉及测试技术领域，特别涉及一种带自校准功能的高速脉冲信号脉宽精密控制电路，还涉及一种带自校准功能的高速脉冲信号脉宽精密控制方法。

背景技术

脉宽调节是脉冲信号发生器和串行误码仪等测试仪器的一项重要功能，现有的脉宽调节电路其调节精度主要受延时电路的准确性、温度等因素的影响。由于大范围的可控延时集成电路一般采用级联逻辑门来实现延时量的堆叠，因此逻辑门延时的离散性成为影响脉宽调节电路精度的最重要的因素。

现有的脉宽精密调节方法是采用多级延时电路和逻辑门电路相配合来实现，如图1所示，现有的脉宽精密调节技术，原始脉冲信号分为两路，一路作为延时补偿，另一路利用可控延时作脉宽，再通过沿恢复电路，调整传输过程中的被恶化的时钟沿，最后经“与”(产生占空比≤50％的信号)或“或”(产生占空比＞50％的信号)得到脉宽经过调整的脉冲信号。其中延时支路主要是为了均衡不同频率下脉宽延时支路的固有延时及传输线延时。脉宽延时支路，主要是通过改变该支路的延时来实现对脉冲信号脉宽的调节。

现有技术的缺点：

(1)电路工作频率范围小，现有电路工作频率上限受制于延时芯片工作速率，其工作频率一般在1.5GHz以下。

(2)脉宽控制精度差，现有脉宽控制电路中使用了多级可选门电路作为脉宽控制手段，在多级门电路切换选择过程中，其延时变化是非线性的，个别点的延时甚至是非单调的，除手动逐点校准外，几乎没有可行的方法可以对电路进行精密校准。且该电路一致性差，调试难度大、效率低，可生产性差。

(3)温度漂移大，现有脉宽控制电路受温度变化影响很大，在0℃到50℃范围内延时温漂一般在15％以上，需要极其复杂的温度补偿电路来进行补偿，且补偿校准后，其精度一般只能停留在百皮秒级。

发明内容

针对现有技术的以上缺点，本发明提出了一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法，采用多路同步PLL(锁相环)合成占空比精密可控的采样时钟，配合高速转码器来彻底改造传统脉宽调整电路，显著提高了脉宽控制精度和电路工作频率；加上本发明的电路具有自动校准功能，能够实现因温度的变化引起误差的自动补偿，提高了脉宽调整的准确度和温度适应性，且该校准电路采用纯数字化电路设计，显著降低了脉宽调整电路的生产调试难度。

本发明的技术方案是这样实现的：

一种带自校准功能的高速脉冲信号脉宽精密控制电路，参考输入时钟通过三路PLL，同时产生三个相参、频率相同的时钟信号，FPGA通过调节每一路信号的小数分频相位累加字初始值来调节每一路PLL相对于参考输入时钟的相位，再利用同步触发信号将三个PLL同步。

可选地，第一PLL输出整个电路的基准系统时钟到脉冲码型发生电路，用于原始NRZ码型脉冲信号合成，合成的原始NRZ码型脉冲信号送至转码器；

第二PLL和第三PLL通过后级的逻辑门合成占空比可变的采样时钟，通过调节第二PLL和第三PLL的相对相位完成采样时钟占空比的调节。