[发明专利]非易失性存储器装置

说明书

提供一种非易失性存储器装置，所述非易失性存储器装置可以包括：存储器单元阵列，包括多个平面；页缓冲器，连接到存储器单元阵列，并与多个平面中的每个平面对应；去耦电路。页缓冲器被配置为经由第一节点接收位线电压控制信号(BLSHF)。去耦电路连接到第一节点。去耦电路包括被配置为经由第一节点执行电荷共享的至少一个去耦电容器。

本申请要求于2016年11月17日在韩国知识产权局提交的第10-2016-0153314号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思涉及一种非易失性存储器装置，更具体地，涉及一种包括去耦电路的非易失性存储器装置。

背景技术

半导体存储器装置是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体来实现的存储器装置。半导体存储器装置通常划分为易失性半导体存储器装置和非易失性半导体存储器装置。

非易失性存储器装置是存储在其中的数据即使在电源切断时也不会消失的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、闪存装置、相变随机存取存储器(RAM)(PRAM)、磁阻RAM(MRAM)和铁电RAM(FRAM)。闪存装置可以主要划分为NOR型和NAND型。

发明内容

发明构思涉及一种可以减小相对于平面的感测变化的非易失性存储器装置。

根据发明构思的一些示例实施例，非易失性存储器装置包括：存储器单元阵列，包括多个平面；页缓冲器，连接到存储器单元阵列，并与多个平面中的每个对应；去耦电路，连接到第一节点。页缓冲器被配置为经由第一节点接收位线电压控制信号(BLSHF)。去耦电路包括至少一个去耦电容器，并被配置为经由第一节点执行电荷共享。

根据发明构思的一些示例实施例，非易失性存储器装置包括：存储器单元阵列，包括多个平面；多个页缓冲器，分别连接到多个平面；多个去耦电路，分别连接到多个页缓冲器。多个去耦电路分别包括至少一个去耦电容器。对于多个平面的感测可以包括预充电阶段和位线电压开发阶段。多个去耦电路可以被配置为在预充电阶段和位线电压开发阶段之间的过程中将多个平面之间的转变时间的差保持恒定。

根据发明构思的一些示例实施例，非易失性存储器装置包括：存储器单元阵列，包括多个平面；多条位线；第一节点；页缓冲器，通过多条位线连接到存储器单元阵列；去耦电路。页缓冲器连接到第一节点。页缓冲器被配置为经由第一节点接收位线电压控制信号(BLSHF)。去耦电路连接到第一节点，使得第一节点位于页缓冲器与去耦电路之间。去耦电路包括至少一个去耦电容器。如果第一节点处接收的BLSHF的电平从预充电电压改变为开发电压，那么去耦电路被配置为减少第一节点处的BLSHF的电平从预充电电压改变为开发电压的转变时间。预充电电压与开发电压不同。

附图说明

通过下面结合附图对非限制性实施例的详细描述，发明构思将被更加清楚地理解，在附图中：

图1是根据发明构思的一些示例实施例的非易失性存储器装置的框图；

图2是根据发明构思的一些示例实施例的非易失性存储器装置的框图；

图3是根据发明构思的一些示例实施例的平面组(plane group)和位线电压控制信号生成器的框图；

图4是根据发明构思的一些示例实施例的平面组的电路图；

图5是根据发明构思的一些示例实施例的存储器块的电路图；

图6是根据发明构思的一些示例实施例的包括在存储器单元阵列中的存储器块的另一示例的电路图；

图7是图6的存储器块的示例的透视图；