[发明专利]集成电路封装体及其制造方法

说明书

技术领域

本申请涉及一种集成电路封装体及制造该集成电路封装体的方法。

背景技术

因越来越多的无线通信装置被高度集成在一有限面积的手机中，使得原本较不受重视、且采用低成本的导线框架加工的射频组件如：射频功率放大器(RF Power Amplifier,RF PA)、低噪声功率放大器(Low Noise Amplifier,LNA)、天线开关(Antenna Switch)等面临的电磁场干扰问题也越来越多。

业内解决这一问题的普遍方式是在集成电路封装体的外侧包覆金属屏蔽层。目前一般使用的是真空溅镀的工艺来制作这类屏蔽层，即在超高真空环境中，通过等离子体放电，将靶材金属直接轰击到封装体的表面。同时由于屏蔽层需要接地才能发挥屏蔽电磁场的作用，所以一般将连接在一起的集成电路封装体切成单颗再分别贴在防溢镀胶带上进行真空溅镀后，以保证溅镀金属和接地引脚连接。由于需要增加摆放产品和拾取产品的制程，这种方案存在生产效率低的缺点。而且这种技术方案不能保证集成电路封装体底面和胶带间100％贴合，容易在集成电路封装体底面形成溢镀而导致其引脚间短路。

除上述缺点外，目前使用真空溅镀来制作屏蔽层的工艺还存在生产成本高、工艺复杂等其它问题。因此，现有的具有电磁场屏蔽功能的集成电路封装体及其制作方法仍需进一步改进。

发明内容

本发明的目的之一在于提供集成电路封装体及制造该集成电路封装体的方法，其可以简单、高效的工艺获得具有电磁场屏蔽功能的集成电路封装体。

本发明的一实施例提供了一集成电路封装体，其包括：经配置以提供集成电路封装体的接地连接的接地连接结构，及遮蔽接地连接结构位于集成电路封装体内部者的绝缘壳体。其中该绝缘壳体的侧壁具有位于上方的斜坡及位于下方的垂直部，垂直部的高度小于该集成电路封装体所要屏蔽的目标干扰波波长的1/10。集成电路封装体进一步包含屏蔽金属层与屏蔽导电柱，其中屏蔽金属层仅覆盖在该绝缘壳体的上表面及斜坡，而屏蔽导电柱设置于绝缘壳体内且经配置以电连接该屏蔽金属层与接地连接结构。

根据本发明的另一实施例，绝缘壳体的最小厚度可大于0.18mm。接地连接结构可位于封装基板或导线框架上。屏蔽导电柱与屏蔽金属层可以是一体形成的。屏蔽导电柱的下端可直接与接地连接结构中的相应者连接。据本发明的一实施例，该集成电路封装体可进一步包含形成于接地连接结构中的相应者上的导电凸块，该屏蔽导电柱位于导电凸块上。而在根据本发明的又一实施例中，集成电路封装体可进一步包含被动元件，屏蔽导电柱与被动元件的接地端连接。在根据本发明的再一实施例中，集成电路封装体进一步包含与接地连接结构中的相应者连接的接地引线，屏蔽导电柱与接地引线连接。在一实施例中，集成电路封装体可进一步包含基板接地铜面，该屏蔽导电柱位于基板接地铜面上。

本发明实施例还提供了制造集成电路封装体的方法。根据本发明的一实施例，该方法包括：形成排列在一起的若干封装体单元，每一封装体单元包括接地连接结构及绝缘壳体；在每一封装体单元的绝缘壳体中自上而下形成填充孔；在每一封装体单元的绝缘壳体的边界上形成位于上方的斜坡；在填充孔中填充导电材料以形成屏蔽导电柱；形成仅覆盖在每一封装体单元的绝缘壳体的上表面及斜坡的屏蔽金属层，所述屏蔽导电柱经配置以连电连接所述屏蔽金属层与所述接地连接结构；以及切割若干封装体单元以获得独立的集成电路封装体，其中集成电路封装体的侧壁具有斜坡及位于斜坡下方的垂直部，垂直部的高度小于每一封装体单元所要屏蔽的目标干扰波波长的1/10。

在本发明的集成电路封装体及其制造方法中，由于在绝缘壳体中自上而下形成将屏蔽金属层与接地引脚互连的屏蔽导电柱，因此，不再像现有技术那样必须在集成电路封装体侧壁也形成金属涂层来与接地引脚互连而进行屏蔽。换言之，外部引脚无需特殊设计；内部无需设计单独的接地金属层，产品内部空间无浪费。相应的，本发明具有制造工艺简单，制造成本低等诸多优点。

附图说明

图1是根据本发明一个实施例的集成电路封装体的纵向截面示意图

图2a-2e是根据本发明一实施例的制造集成电路封装体的方法的流程示例性示意图

图3是根据本发明另一个实施例的集成电路封装体的纵向截面示意图

图4a-4e是根据本发明一实施例的制造集成电路封装体的方法的流程示例性示意图

具体实施方式