[发明专利]制造半导体封装的方法有效
申请号: | 201710513118.8 | 申请日: | 2017-06-29 |
公开(公告)号: | CN107564894B | 公开(公告)日: | 2021-06-15 |
发明(设计)人: | 金知晃;沈钟辅;韩相旭;赵汊济;张根豪 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L25/065 | 分类号: | H01L25/065 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 弋桂芬 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 半导体 封装 方法 | ||
1.一种制造半导体封装的方法,包括:
提供第一子封装单元,所述第一子封装单元包括至少两个第一半导体芯片并且包括设置在所述至少两个第一半导体芯片下面的第三半导体芯片,所述至少两个第一半导体芯片垂直堆叠并且包括所述第一子封装单元中的最上面的半导体芯片;
提供围绕所述至少两个第一半导体芯片的侧表面的第一模制层;和
提供第二子封装单元,所述第二子封装单元包括至少两个第二半导体芯片并且包括设置在所述至少两个第二半导体芯片下面的第四半导体芯片,所述至少两个第二半导体芯片垂直堆叠并且包括所述第二子封装单元中的最上面的半导体芯片;
提供围绕所述至少两个第二半导体芯片的侧表面并与所述第一模制层垂直地间隔开的第二模制层;
在所述第一子封装单元上堆叠所述第二子封装单元,
其中所述至少两个第一半导体芯片和所述至少两个第二半导体芯片均包括基板通孔,并且
其中在所述堆叠之后,所述第一子封装单元中的所述最上面的半导体芯片电连接到所述第二子封装单元中的最下面的半导体芯片,而在其间没有封装基板;
提供封装基板,其中所述至少两个第一半导体芯片、所述至少两个第二半导体芯片、所述第三半导体芯片和所述第四半导体芯片垂直堆叠在所述封装基板上以形成半导体封装;以及
在所述堆叠之前,测试所述第一子封装单元和所述第二子封装单元中的每个。
2.根据权利要求1所述的方法,还包括:
在所述第二子封装单元中的所述最上面的半导体芯片的顶表面上提供上连接焊盘,所述上连接焊盘电连接到所述第二子封装单元中的所述最上面的半导体芯片的所述基板通孔。
3.根据权利要求1所述的方法,还包括:
在所述第二子封装单元中的所述最上面的半导体芯片的顶表面上提供绝缘构件。
4.根据权利要求1所述的方法,还包括:
在所述第一子封装单元的所述第一半导体芯片中的至少两个之间提供第一底填充构件,以及
在所述第二子封装单元的所述第二半导体芯片中的至少两个之间提供第二底填充构件。
5.根据权利要求4所述的方法,还包括:
在所述第一子封装单元和所述第二子封装单元之间提供第三底填充构件,所述第三底填充构件接触所述第一模制层的顶表面和/或所述第二模制层的底表面。
6.根据权利要求5所述的方法,其中所述第三底填充构件的一部分设置在所述第一模制层和所述第二模制层之间。
7.根据权利要求5所述的方法,其中所述第三底填充构件具有比所述第一底填充构件或所述第二底填充构件的水平横截面面积大的水平横截面面积。
8.根据权利要求1所述的方法,其中所述至少两个第一半导体芯片具有相同的水平横截面面积,和/或所述至少两个第二半导体芯片具有相同的水平横截面面积。
9.根据权利要求1所述的方法,
其中所述第三半导体芯片具有比所述至少两个第一半导体芯片中的每个的水平横截面面积大的水平横截面面积,并且所述第一模制层设置在所述第三半导体芯片的顶表面的一部分上;以及
其中所述第四半导体芯片具有比所述至少两个第二半导体芯片中的每个的水平横截面面积大的水平横截面面积,并且所述第二模制层设置在所述第四半导体芯片的顶表面的一部分上。
10.根据权利要求1所述的方法,还包括:
提供围绕所述第一子封装单元的侧表面和所述第二子封装单元的侧表面的第三模制层,
其中所述第三模制层包围所述第一模制层的侧表面和所述第二模制层的侧表面。
11.根据权利要求10所述的方法,还包括:
在所述第一子封装单元和所述第二子封装单元之间提供第一底填充构件,
其中所述第三模制层围绕所述第一底填充构件的侧表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710513118.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其制造方法
- 下一篇:紫外线发射装置及其形成方法
- 同类专利
- 专利分类