[发明专利]制造半导体封装的方法

说明书

本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

技术领域

本公开涉及一种半导体封装和制造该半导体封装的方法，更具体地，涉及一种包括基板通孔(TSV)的半导体封装和制造该半导体封装的方法。

背景技术

随着电子产业的迅速进步以及用户需求增加，电子设备正变得越来越小型化和多功能。因此，已经提出每个包括TSV的多个半导体芯片在垂直方向上堆叠的半导体封装。

发明内容

各种公开的实施方式提供一种具有提高的可靠性的半导体封装。

某些公开的实施方式还提供一种制造半导体封装的方法，其减少在堆叠半导体芯片的过程中发生的缺陷。

在某些实施方式中，一种制造半导体封装的方法包括：提供第一子封装单元，该第一子封装单元包括垂直堆叠的至少两个第一半导体芯片和围绕所述至少两个第一半导体芯片的侧表面的第一模制层；以及提供第二子封装单元，该第二子封装单元包括垂直堆叠的至少两个第二半导体芯片以及围绕所述至少两个第二半导体芯片的侧表面并与第一模制层垂直地间隔开的第二模制层。第二子封装单元设置在第一子封装单元上。所述至少两个第一半导体芯片和所述至少两个第二半导体芯片每个包括基板通孔(TSV)。此外，所述至少两个第一半导体芯片中的最上面的第一半导体芯片电连接到所述至少两个第二半导体芯片中的最下面的第二半导体芯片，而在它们之间没有封装基板。提供一种封装基板，所述至少两个第一半导体芯片和所述至少两个第二半导体芯片上垂直地堆叠在该封装基板上以形成半导体封装。

在某些实施方式中，一种制造半导体封装的方法包括：提供封装基板；以及通过首先在封装基板上堆叠第一子封装单元以及随后在第一子封装单元上堆叠第二子封装单元，沿着垂直于封装基板的顶表面的方向在封装基板上堆叠多个子封装单元。所述多个子封装单元中的每个包括：第一缓冲器芯片或逻辑芯片；设置在第一缓冲器芯片或逻辑芯片上的第一存储器芯片；设置在第一存储器芯片上的第二存储器芯片；以及对于每个子封装单元，围绕第一存储器芯片和第二存储器芯片的每个的侧表面的第一模制层，其中第一缓冲器芯片或逻辑芯片、第一存储器芯片和第二存储器芯片中的每个包括基板通孔(TSV)。该方法还包括进行回流工艺以将第一子封装单元直接电连接到第二子封装单元。

在某些实施方式中，一种制造半导体封装的方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧部的第一模制层；以及在垂直于封装基板的顶部的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

附图说明

从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：

图1至图13是示出根据示范性实施方式的制造半导体封装的方法的剖视图；

图14至图18是示出根据示范性实施方式的制造半导体封装的方法的剖视图；

图19是示出根据示范性实施方式的半导体封装的剖视图；

图20是示出根据示范性实施方式的半导体封装的剖视图；以及

图21是示出根据示范性实施方式的半导体封装的剖视图。

具体实施方式