[发明专利]一种用于二极管芯片制程中N+扩散的方法

说明书

技术领域

本发明涉及一种用于二极管芯片制程中N+扩散的方法，应用于半导体芯片制造及晶圆加工领域，特别应用于二极管芯片制程。

背景技术

目前所用的二极管芯片制程中N+扩散的方法多数采用N型硅单晶片，磷预扩散扩入高浓度N+杂质，磷再扩散将高浓度N+杂质推深，然后通过磨片或腐蚀去除单面无效N+层，获得带高浓度N+扩散层的N形硅片1片，这种方法只利用到硅单晶片一面的N+层，硅片利用率低下。还有一种方法是选用N型硅单晶片，装片，按硅片→硅片→磷纸源→硅片→硅片→磷纸源的顺序叠放在硅舟中，将舟推入扩散炉进行背面N+扩散，将正面喷砂去除一层正面多余的薄层N+层，最终获得带较低浓度N+扩散层的N形硅片，获得的N+层浓度较低，N型硅单晶片串联电阻较大。

发明内容

为解决以上技术的不足，本发明提供一种用于二极管芯片制程中N+扩散的方法，其制作方法包括以下步骤：

a)选取N型单晶片（1）做原材料，片厚为460-700μm ，电阻率为50-95Ω·cm。

b)磷预沉积：通过SPM清洗后，将N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1180±10℃，时间为2±0.5小时，通过磷预扩在N型单晶片1的正、背面扩散入一层高浓度N+层2。

c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1275±10℃，时间为19±2小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为120-250μm，同时，保留原始单晶层其厚度为150-240μm。

d)粘片成棒：将N型硅单晶片1表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装4中可装入200-400片N型硅单晶片1，将硅片压实，待蜡固化后粘接成硅片棒5，待多线切割。

e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将原料N型硅单晶片1沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层3的一次成型N型硅单晶片6。

f)磨抛：将一次成型N型硅单晶片6的原始N型面进行磨片、抛光或者酸腐蚀处理，去除量为10-30微米，形成二次成型N型硅单晶片7，二次成型N型硅单晶片7可作为半成品直接用于二极管芯片的接下来的其它制程。

有益效果：通过本方法免去了二极管芯片制程中去除单面无效N+层的全部过程，同时，获得设有高浓度N+扩散层3的二次成型N型硅单晶片7，大幅提升N型硅单晶片1在二极管芯片制程中的利用率，并且，获得高浓度N+层，保证了N型硅单晶片7的串联电阻，既保持二极管衬底层质量，又大幅降低生产成本。

附图说明

图1为本发明所述的原料N型单晶片截面示意图。

图2为本发明所述的预沉积后的截面示意图。

图3为本发明所述的推结后的截面示意图。

图4为本发明所述的粘片工装的结构示意图。

图5为本发明所述的硅片棒截面示意图。

图6为本发明所述的一次成型N型硅单晶片截面示意图

图7为本发明所述的二次成型N型硅单晶片截面示意图

图中，1. 原料N型单晶片，2. N+层，3. N+扩散层，4. 粘片工装，5. 硅片棒，6.一次成型N型单晶片，7.二次成型N型硅单晶片。

具体实施例

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

实施例1，一种用于二极管芯片制程中N+扩散的方法，其制作方法包括以下步骤：

a)选取N型单晶片1做原材料，片厚为：460μm ，电阻率为：50Ω·cm。

b)磷预沉积：通过SPM清洗后，将原料N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1170℃，时间为1.5小时，通过磷预扩在原料N型单晶片1的正、背面扩散入一层高浓度N+层2。

c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1265℃，时间为17小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为120μm，同时，保留原始单晶层其厚度为150μm。