[发明专利]一种静电放电保护电路

说明书

本文公开一种静电放电保护电路，包括：触发总线组、检测总线、电源总线、接地总线、多个输入/输出接口、ESD检测及触发单元、受控耦合单元组和每一个输入/输出接口的耦合单元；所述ESD检测及触发单元通过检测检测总线上的信号判断是否发生静电事件，是则向触发总线组输出第一控制信号；耦合单元用于将输入/输出接口的信号耦合到检测总线上；受控耦合单元组包括：输入/输出接口与电源总线、接地总线之间的第一、二受控耦合单元，以及电源总线与接地总线间的第三受控耦合单元；受控耦合单元组用于在所述第一控制信号的控制下使受到触发总线组控制的各个受控耦合单元导通。本文的技术方案能够实现高频输入/输出接口的静电放电保护。

技术领域

本发明涉及集成电路技术领域，尤其涉及的是一种静电放电保护电路。

背景技术

近年来，随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺线宽的降低，MOS器件的栅极越来越薄，栅击穿电压越来越低。在线宽小于100nm的先进半导体工艺下，ESD(Electro-Static Discharge，静电放电)已经成为影响模拟、射频芯片性能的一个重要因素。

现有GGNMOS(gate-grounded NMOS，栅极接地NMOS管)、SCR(Silicon ControlledRectifier，可控硅)等ESD保护技术由于触发(Trigger)电压过高，已经不适用于先进CMOS工艺下的集成电路。R-C Clamp ESD保护电路能够降低ESD触发电压(Trigger Voltage)和输入/输出管脚(I/O pads)上的钳位电压(Clamp Voltage)，通过电阻电容网络(RC网络)形成RC选频环路，通过对输入信号频率和幅度特性进行判断和识别ESD信号，并结合电源(VDD)、地(VSS)之间的钳位(Clamp)电路，输入/输出管脚到电源、地之间的二极管来控制输入/输出管脚上的钳位电压，并最终实现ESD防护。如果需要进一步降低钳位电压，可以增大二极管尺寸。但是，大尺寸二极管带来的寄生电容效应限制了输入/输出接口上信号的频率，使得高频信号I/O的ESD设计变得非常困难。

因此，如何在先进半导体工艺(线宽小于100nm)下实现高频输入/输出接口的ESD保护，已成为亟待解决的问题。

发明内容

本发明所要解决的技术问题是提供一种静电放电保护电路，能够实现高频输入/输出接口的静电放电保护。

本发明实施例提供一种静电放电保护电路，包括：触发总线组、检测总线、电源总线、接地总线、多个输入/输出接口、静电放电ESD检测及触发单元、受控耦合单元组和每一个输入/输出接口的耦合单元；

所述ESD检测及触发单元，与所述检测总线、接地总线、电源总线、和触发总线组均连接，通过检测所述检测总线上的信号判断是否发生静电事件，是则向所述触发总线组输出第一控制信号；

每一个输入/输出接口的耦合单元用于将所述输入/输出接口的信号耦合到所述检测总线上；

所述受控耦合单元组包括：每一个输入/输出接口与电源总线之间的第一受控耦合单元，每一个输入/输出接口与接地总线之间的第二受控耦合单元，以及电源总线与接地总线之间的第三受控耦合单元；

所述触发总线组与所述受控耦合单元组中的第三受控耦合单元连接，还与每一个第一受控耦合单元和/或每一个第二受控耦合单元连接；

所述受控耦合单元组用于在所述第一控制信号的控制下使受到所述触发总线组控制的各个受控耦合单元导通。