[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，其包括：

存储器单元阵列，其包括多个存储器单元；以及

外围电路，其被设置在所述存储器单元阵列下方，

其中所述外围电路包括：

位线接触区域，其电联接到所述存储器单元阵列；

第一页面缓冲器组，其被设置在所述位线接触区域的第一侧部分上；以及

第二页面缓冲器组，其被设置在所述位线接触区域的第二侧部分上。

2.根据权利要求1所述的半导体存储器装置，其中所述第一页面缓冲器组和所述第二页面缓冲器组分别被设置在所述位线接触区域的相对侧上。

3.根据权利要求1所述的半导体存储器装置，

其中所述第一页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器分别电联接到被联接到所述位线接触区域的多个位线中的奇数位线。

4.根据权利要求1所述的半导体存储器装置，

其中所述第二页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器分别电联接到被联接到所述位线接触区域的多个位线中的偶数位线。

5.根据权利要求1所述的半导体存储器装置，

其中所述第一页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器分别电联接到被联接到所述位线接触区域的多个位线中的奇数位线对。

6.根据权利要求1所述的半导体存储器装置，

其中所述第二页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器分别电联接到被联接到所述位线接触区域的多个位线中的偶数位线对。

7.根据权利要求1所述的半导体存储器装置，其中所述位线接触区域与所述存储器单元阵列的位线电联接，并且被设置在其中设置所述外围电路的外围电路区域的中心部分。

8.根据权利要求1所述的半导体存储器装置，

其中所述外围电路进一步包括：

第一列选择电路，其被设置在邻近所述第一页面缓冲器组的区域中；以及

第二列选择电路，其被设置在邻近所述第二页面缓冲器组的区域中。

9.根据权利要求8所述的半导体存储器装置，其中所述第一列选择电路和所述第二列选择电路分别被设置在所述位线接触区域的相对侧上。

10.根据权利要求8所述的半导体存储器装置，

其中所述第一列选择电路响应于包括第一列地址信号和第二列地址信号的多个列地址信号中的所述第一列地址信号将第一列选择信号输出到所述第一页面缓冲器组，并且

其中所述第二列选择电路响应于所述第二列地址信号将第二列选择信号输出到所述第二页面缓冲器组。

11.根据权利要求10所述的半导体存储器装置，

其中所述第一页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器中的每一个包括用于响应于所述第一列选择信号临时存储数据的高速缓存锁存器。

12.根据权利要求10所述的半导体存储器装置，

其中所述第二页面缓冲器组包括多个页面缓冲器，并且

其中所述多个页面缓冲器中的每一个包括用于响应于所述第二列选择信号临时存储数据的高速缓存锁存器。

13.根据权利要求8所述的半导体存储器装置，其中所述位线接触区域、所述第一页面缓冲器组和所述第一列选择电路在其中设置所述外围电路的外围电路区域中在一个方向上依次布置。

14.根据权利要求13所述的半导体存储器装置，其中所述位线接触区域、所述第二页面缓冲器组和所述第二列选择电路在所述外围电路区域中在与所述一个方向相反的方向上依次布置。